模误差。而用于封盖横向加速度敏感芯片的上盖板91和下盖板92上则无 需通电，所W可W采用成本较低的材料来制作盖板，进一步的降低了整体加速度计的造价。 如果需要对横向加速度敏感芯片进行真空封装，盖板部分的空间也可W用来放置吸气剂， 提高了制造的灵活性。
[0101] 本横向加速度敏感芯片有多种制造方法，接下来参照图4至图23对每一种方法进 行进一步的描述。
[0102] 图4至图9展示了本横向加速度敏感芯片的第一种制造方法，该方法中采用了两 块娃片来制作本横向加速度敏感芯片，其中包括第一娃片51和第二娃片61。该制作方法包 括W下步骤：
[0103] 第一步，在第一娃片51的底面上涂覆光阻剂，之后按照特定图案对第一娃片51的 底面进行曝光，并用显影液进行显影。送样被曝光的图案就会显现出来。再用娃的深度反 应离子刻蚀对第一娃片51的底面刻蚀至一定深度，从而形成弹性梁3、第一连接部21、第二 连接部12W及梳齿结构4。之后将光阻剂层去除。
[0104] 第二步，在第二娃片61的顶面上涂覆光阻剂，之后按照特定图案对第二娃片61的 顶面进行曝光，并用显影液进行显影。送样被曝光的图案就会显现出来。再用娃的深度反 应离子刻蚀对第二娃片61的顶面刻蚀至一定深度，从而形成多个凹陷部22。之后将光阻剂 层去除。
[0105] 第Η步，对第二娃片61的顶面和底面进行高温氧化处理，在其表面形成一层二氧 化娃层7 ;或者利用化学气相淀积法（CVD)淀积一层二氧化娃层7。
[0106] 第四步，将第一娃片51的底面与第二娃片61的顶面进行键合。
[0107] 第五步，在第二娃片61的底面上涂覆光阻剂，之后按照特定图案对第二娃片61的 底面进行曝光，并用显影液进行显影。送样被曝光的图案就会显现出来。之后利用反应离 子干法刻蚀或缓冲氨氣酸将被曝光的二氧化娃层7去除。
[010引第六步，利用化学气相淀积法（CVD)在第二娃片61的底面淀积一层氮化娃8。
[0109] 第走步，在第二娃片61的底面上涂覆光阻剂，之后按照特定图案对第二娃片61的 底面进行曝光，并用显影液进行显影。送样被曝光的图案就会显现出来。之后利用反应离 子干法刻蚀或热浓磯酸将被曝光的氮化娃层8去除，并露出第二娃片61的底面。
[0110] 第八步，利用氨氧化钟、或四甲基氨氧化倭、或己二胺邻苯二酪腐蚀液、或深度反 应离子刻蚀，将暴露在外的第二娃片61的底面进行深度刻蚀至一定深度，同时第一娃片被 刻蚀一定厚度。
[0111] 第九步，利用反应离子干法刻蚀或热浓磯酸将所述氮化娃层8去除；
[0112] 第十步，利用氨氧化钟、或四甲基氨氧化倭、或己二胺邻苯二酪腐蚀液或深度反应 离子刻蚀对暴露在外的第二娃片61的底面再次进行刻蚀，直至部分第二娃片61被刻蚀至 二氧化娃层7,从而形成框架1和质量块2 ;
[0113] 第十一步，利用缓冲氨氣酸或气态氣化氨将暴露在外的所述二氧化娃层7去除， 并娃的深度反应离子刻蚀形成自由的完整的横向加速度敏感芯片。
[0114] 第十二步，在所述第一娃片51上淀积金属，并引出电极13。
[0115] 图10至图16展示了本横向加速度敏感芯片的第二种制造方法，该方法中采用了 一块绝缘体上外延娃娃片，该娃片包括上娃层52,下娃层62,W及设置在上娃层52和下娃 层62之间的二氧化娃层7,也称为氧化埋层。该制作方法包括W下步骤：
[0116] 第一步，对绝缘体上外延娃娃片的顶面和底面进行高温氧化处理，在其表面形成 一层二氧化娃层7,或者利用化学气相淀积法（CVD)在其表面淀积一层二氧化娃层7。
[0117] 第二步，在绝缘体上外延娃娃片的顶面和底面上涂覆光阻剂，之后按照不同的图 案对绝缘体上外延娃娃片的顶面和底面分别进行曝光，并用显影液进行显影。送样被曝光 的图案就会显现出来。再利用反应离子干法刻蚀或缓冲氨氣酸对被曝光的二氧化娃层7进 行刻蚀，从而在顶面形成多个深至上娃层52的孔，底面上形成深至下娃层62的凹坑。
[0118] 第Η步，利用化学气相淀积法（CVD)在所述绝缘体上外延娃娃片的顶面和底面上 淀积氮化娃8 ;
[0119] 第四步，在绝缘体上外延娃娃片的底面上涂覆光阻剂，之后按照特定图案对绝缘 体上外延娃娃片的底面进行曝光，并用显影液进行显影。送样被曝光的图案就会显现出来。 之后利用反应离子干法刻蚀或热浓磯酸将所述底面上的部分氮化娃层8去除，露出部分下 娃层62。
[0120] 第五步，利用氨氧化钟、或四甲基氨氧化倭、或己二胺邻苯二酪腐蚀液、或深度反 应离子刻蚀，将暴露在外的下娃层62深度刻蚀至一定深度。
[0121] 第六步，利用反应离子干法刻蚀或热浓磯酸将淀积在所述绝缘体上外延娃娃片的 底面的氮化娃8去除。
[0122] 第走步，利用氨氧化钟、或四甲基氨氧化倭、或己二胺邻苯二酪腐蚀液、或深度反 应离子刻蚀对暴露在外的下娃层62再次深度刻蚀，从而将下娃层62的中央部分，也就是质 量块2的所在部分刻蚀至一定深度，形成质量块2与框架1之间的高度差。
[0123] 第八步，利用反应离子干法刻蚀或热浓磯酸将淀积在所述绝缘体上外延娃娃片的 顶面的氮化娃8去除，并利用深度反应离子刻蚀对暴露在外的上娃层深度刻蚀至氧化埋层 7,从而形成第一连接部12、第二连接部21、弹性梁3W及梳齿结构4。
[0124]第九步，对所述绝缘体上外延娃娃片进行高温氧化或化学气相淀积（CVD)，在其表 面形成一层二氧化娃层7 ;
[0125] 第十步，利用反应离子干法刻蚀或缓冲氨氣酸对被曝光的氧化埋层7去除，并露 出下娃层62。
[0126] 第十一步，用深度反应离子刻蚀进一步深度刻蚀所述孔内的下娃层62至一定深 度。
[0127] 第十二步，利用氨氧化钟、四甲基氨氧化倭、己二胺邻苯二酪腐蚀液或气态的二氣 化债对所述孔进行横向腐蚀，形成凹陷部22W及自由的弹性梁3。
[0128] 第十Η步，利用反应离子干法刻蚀或缓冲氨氣酸将所述绝缘体上外延娃娃片表面 的二氧化娃7去除；
[0129] 第十四步，在所述上娃层52上淀积金属，并引出电极13。
[0130] 图17至图23展示了本横向加速度敏感芯片的第Η种制造方法，该方法中采用了 一块绝缘体上外延娃娃片和一块娃片64,所述绝缘体上外延娃娃片包括上娃层53、下娃层 63W及设置在上娃层53和下娃层63之间的二氧化娃层7,也称为氧化埋层。该制作方法 包括W下步骤：
[0131] 第一步，在下娃层63的表面上涂覆光阻剂，之后按照特定图案对其进行曝光，并 用显影液进行显影。送样被曝光的图案就会显现出来。再用娃的深度反应离子刻蚀对下娃 层进行深度刻蚀，形成多个深至氧化埋层7的孔，形成第一连接部21，第二连接部12,弹性 梁3W及梳齿结构4 ;
[0132] 第二步，在娃片64的顶面上涂覆光阻剂，之后按照特定图案对其进行曝光，并用 显影液进行显影。送样被曝光的图案就会显现出来。再用娃的深度反应离子刻蚀对娃片64 的顶面进行深度刻蚀，形成多个凹陷部22。
[0133] 第Η步，对所述娃片64的顶面及底面进行高温氧化处理，在其表面形成一层二氧 化娃层7 ;或者利用化学气相淀积法（CVD)淀积一层二氧化娃层7。
[0134] 第四步，将所述娃片64的顶面和所述绝缘体上外延娃娃片的底面进行键合。
[0135] 第五步，在娃片64的底面上涂覆光阻剂，之后按照特定图案对其进行曝光，并用 显影液进行显影。送样被曝光的图案就会显现出来。反应离子干法刻蚀或缓冲氨氣酸将被 曝光的二氧化娃层7去除，露出部分娃片64的底面。
[0136] 第六步，利用化学气相淀积法（CVD)在所述娃片64的底面上淀积氮化娃层8;
[0137] 第走步，在娃片64的底面上涂覆光阻剂，之后按照特定图案对其进行曝光，并用 显影液进行显影。送样被曝光的图案就会显现出来。之后利用反应离子干法刻蚀或热浓磯 酸将被曝光的氮化娃层8去除，露出部分娃片64的底面。
[0138] 第八步，利用氨氧化钟、或四甲基氨氧化倭、或己二胺邻苯二酪腐蚀液，将暴露在 外的所述娃片64的底面深度刻蚀至一定深度，同时将绝缘体上外延娃娃片的上娃层53减 薄一定厚度。
[0139] 第九步，利用反应离子干法刻蚀或热浓磯酸，将所述娃片64底面的氮化娃8去除。
[0140] 第十步，对暴露在外的娃片64的底面进行深度反应离子刻蚀直至部分深度刻蚀 到二氧化娃层7,从而形成质量块2,并且质量块2的厚度同时被减薄一定厚度。
[0141] 第十一步，利用反应离子干法刻蚀或缓冲氨氣酸或气态氣化氨，将暴露在外的二 氧化娃层7去除。
[0142] 第十二步，利用氨氧化钟、或四甲基氨氧化倭、或己二胺邻苯二酪腐蚀液，或深度 反应离子刻蚀将绝缘体上外延娃娃片的上娃层53去除。
[0143] 第十Η步，利用反应离子干法刻蚀或缓冲氨氣酸，将绝缘体上外延娃娃片的氧化 埋层7去除，形成完整的横向加速度敏感芯片。
[0144] 第十四步，在所述下娃层63顶面上淀积金属，并引出电极13。
[0145] 本发明中所述的深度刻蚀及所述刻蚀的方法为W下方法中的一种或多种方法：干 法刻蚀或湿法刻蚀，所述干法刻蚀包括；娃的深度反应离子刻蚀及反应离子刻蚀。
[0146] 此外，制造带有本横向加速度敏感芯片的加速度计的制造方法还包括将上述横向 加速度敏感芯片与上盖板及下盖板进行封装。技术人员可W根据其加速度