出50-100μπι(本发明并不以此为限)深度的孔73。其次将光阻去除。再以第二块光罩(Mask)及黄光工艺(Photolithography Process),露出要锻铜的部分。最后运用減锻机(Sputter)，锻上一层铜原子，作为后续电锻铜的种晶层(Seed Layer) 72。在一些实施例中，基材71包含硅(Silicon)，或石英(Quartz)，或玻璃，或陶瓷。在一些实施例中，光阻包含SU-8。参照图7B所示，接着在基材71上电镀铜，将孔73填满并在表面上形成10-50 μ m (本发明并不以此为限)的铜层74，而后将光阻去掉。
[0060]参照图7C所示，运用化学机械研磨方法(Chemical Mechanical Polishing, CMP)研磨基材71的背面，直到孔73中的铜露出来。
[0061]另一种工艺方法是取一基板71，其厚度约略小于每次深蚀刻深度的两倍(如100-200 μ m (本发明并不以此为限))，可运用0028同样的工艺，先在正面蚀刻出50-100 μ m深的孔洞。而后直接在对应基板71孔洞的背面，再进行另一次50-100 μ m的深蚀刻工艺，直到上、下孔洞(深度如100-200 μπι)完全贯通为止。这样就不用0029的化学机械研磨方法去研磨基材71的背面，直到孔73中的铜露出来。这种作法可以节省基板材料，及相关磨耗工艺等所需的材料。
[0062]参照图7D所示，在基材71的背面涂上一层光阻，运用第3块光罩及黄光工艺，露出在基材71的背面上要以镀铜的部分。再运用溅镀机，镀上一层铜原子，作为后续电镀铜的种晶层(Seed Layer)。最后运用电锻法电锻一铜层75 (厚度为1_30 μ m)(本发明并不以此为限)，至此完成一配线模块、底基板或顶基板。
[0063]参照图2所示，将配线模块13放在底基板11之上，中间夹以异向性导电薄膜12。然后，加压加热一段时间，使导电颗粒变形20%?80% (本发明并不以此为限)。接着将顶基板15放在配线模块13上，中间夹以异向性导电薄膜14。之后，加压加热一段时间，使导电颗粒变形20%?80%。
[0064]底基板11的下表面及顶基板15的上表面镀金，以防止铜层的氧化，并提升后续焊接工艺的润湿性(Wetability)。然后，运用喷墨(或压电)式喷墨印表机，喷敷导电高分子材料，或用网印方式(Screen Printing)涂布导电高分子材料，于底基板11下方的焊接垫112，而后烘烤使其固化，作为接触待测晶片(或显示器面板)的弹性接点16。同理，在顶基板15上方的焊接垫153,喷敷导电高分子材料,或用网印方式(Screen Printing)涂布导电高分子材料，于焊接垫153上，而后烘烤使其固化，作为接触测试机台的弹性接点17。
[0065]在至少一些实施例中，垂直式探针卡是以绝缘性非常高，热膨胀系数又非常小，热传导效应也不错的的娃晶片(Silicon),或石英(Quartz),或玻璃,或陶瓷为基材,故可降低晶片(或显示器面板)烧入测试(Burn-1n Test)时，温度横向膨胀效应的影响。在至少一些实施例中，将导电高分子探针，采垂直式安置于基材上、下表面的好处:一是可避免刮伤待测晶片(或显示器面板)上的焊垫(Pads),或是凸块下金属层(Under-Bumped-Metal,简称UBM)的表面，故不会影响晶粒(或显示器面板)后续长凸块(Bumps)或打线等构装工艺；二是可和测试机台保持良好的接触。在至少一些实施例中，垂直式探针卡的配线模块之间，或配线模块与顶/底基板之间，是用有弹性的异向性导电薄膜(Anisotropic ConductiveFilm, ACF)作为夹层，其可吸收探针、或待测晶片(或显示器面板)表面、或待测晶片(或显示器面板)的焊垫，在垂直方向上可能有不平坦的效应，或环境温度改变时，所产生的应变及应力。待测晶片(或显示器面板)测试时，可直接加压于垂直式探针卡背面，通过导电高分子探针及异向性导电薄膜的双重弹性层，将力量分布至每根探针上，接触待测晶片(或显示器面板)表面上的铝垫，或盖住其上面的合金凸块，保持良好的欧姆性接触(OhmicContact)。故此结构可用于多颗式晶粒与晶片级(或显示器面板)的针测卡的电性测试(Wafer Level Chip Probing Test),及预烧测试(Burn-1n Test)使用。另一方面垂直式探针卡使用垂直贯通的通道，可缩短信号传递路径，适合高频测试及高密度、细间距的多颗式晶粒，与晶片级(或显示器面板)的测试要求趋势。
[0066]本发明的技术内容及技术特点已揭示如上，然而本领域技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施范例所揭示者，而应包括各种不背离本发明的替换及修饰，并为权利要求范围所涵盖。
【主权项】
1.一种垂直式探针卡，包含: 一底基板； 一顶基板； 一配线模块，设置在该底基板与该顶基板之间； 多个第一导电高分子接点，相对于该配线模块设置在该底基板上； 多个第二导电高分子接点，相对于该配线模块设置在该顶基板上，其中该多个第一导电高分子接点与该多个第二导电高分子接点的配置不同，而且该配线模块使各该第一导电高分子接点与对应的该第二导电高分子接点电性相连； 一第一异向性导电薄膜，设置在该底基板与该配线模块之间，并使该底基板与该配线模块电性相连；以及 一第二异向性导电薄膜，设置在该配线模块与该顶基板之间，并使该配线模块与该顶基板电性相连。2.根据权利要求1所述的垂直式探针卡，其中该底基板、该配线模块，或该顶基板，包含硅，或石英，或玻璃，或陶瓷。3.根据权利要求1所述的垂直式探针卡，其中该配线模块包含多个垂直贯通的通道。4.根据权利要求3所述的垂直式探针卡，其中各该垂直贯通的通道包含铜。5.根据权利要求1所述的垂直式探针卡，其中该顶基板或底基板，包含一晶片或显示器面板。6.根据权利要求5所述的垂直式探针卡，其中该晶片或显示器面板包含至少一刻槽。7.根据权利要求1所述的垂直式探针卡，其中该配线模块的厚度介于50至200μ m之间。8.根据权利要求1所述的垂直式探针卡，还包含至少一阻抗匹配电路，其中该至少一阻抗匹配电路安置在该顶基板的上表面或底基板的下表面，该至少一阻抗匹配电路耦接该多个第二导电高分子接点的其中之一。9.根据权利要求8所述的垂直式探针卡，其中该阻抗匹配电路包含高输入阻抗/低输出阻抗的射随放大器，或电压追随器，或源极追随器，或运算放大电路，或仪表放大器。10.一种垂直式探针卡的工艺方法，包含: 将一第一异向性导电薄膜设置在一底基板上； 将一配线模块设置在该第一异向性导电薄膜之上； 加热加压于该底基板、该第一异向性导电薄膜，与该配线模块的组合； 将一第二异向性导电薄膜设置在该配线模块之上； 将一顶基板设置在该第二异向性导电薄膜之上； 加热加压于该底基板、该第一异向性导电薄膜、该配线模块、该第二异向性导电薄膜，与该顶基板的组合；以及 分别喷敷或涂布导电高分子材料，于该底基板的下表面与该顶基板的上表面。11.根据权利要求10所述的工艺方法，还包含于该顶基板的上表面，或该底基板的下表面先安置阻抗匹配电路，而后再分别喷敷或涂布该导电高分子材料，于该底基板的该下表面与该顶基板的该上表面。
【专利摘要】本发明公开了一种垂直式探针卡及其工艺方法。该垂直式探针卡包含一底基板、一顶基板、一配线模块、多个第一导电高分子接点、多个第二导电高分子接点、一第一异向性导电薄膜，及一第二异向性导电薄膜。配线模块设置在底基板与顶基板之间。第一导电高分子接点，是相对于配线模块的接触垫，设置在底基板的下表面。第二导电高分子接点，是相对于配线模块的接触垫，设置在顶基板的上表面。第一导电高分子接点的配置，不同于第二导电高分子接点的配置。第一异向性导电薄膜设置在底基板与配线模块之间，并使底基板与配线模块电性相连。第二异向性导电薄膜设置在配线模块与顶基板之间，并使配线模块与顶基板电性相连。
【IPC分类】G01R1/04, G01R1/073
【公开号】CN105319400
【申请号】CN201410365751
【发明人】林君明
【申请人】中华大学
【公开日】2016年2月10日
【申请日】2014年7月29日