温度同步采集装置的制造方法
【技术领域】
[0001]本实用新型涉及信号同步采集装置，尤其涉及汽车车身锻压过程中的温度同步采集装置。
【背景技术】
[0002]汽车车身锻压过程中温度是一个非常重要的影响因素，温度太高或太低冲压模都无发承受，为了控制整体的温度，目前使用的方法是对其多个点进行温度测量，然后通过一定的算法进行计算，才能得到整个测量对象的整体温度分布情况。
[0003]缺陷一:目前大量的温度测量系统使用的是分时复用机制，轮流对各个采集点进行温度的采集，所以测量过程中测量各点存在一定的时间差，最终导致各个点获取的温度并不是同一个时刻的，从而导致计算的结果并不能与时刻很好地对应。
[0004]缺陷二:目前大部分的温度采集系统使用的是RS485或者CAN总线把温度数据传输到后台，然后再由后台的数据库和专家系统做出决策，对执行机构进行控制。由于RS485和CAN总线的速度较低，不适合用来快速传输大量数据，制约了能采集的速度和精度。
【实用新型内容】
[0005]针对现有技术的问题，本实用新型的目的在于提供温度同步采集装置，其保证了所有采集到的数据是在同一个时刻上的。提高的了数据传输、存储的速度，可以使本装置能同时采集的温度路数更多，采集的精度更高的有益效果。
[0006]为实现上述目的，本实用新型的温度同步采集装置采用如下技术方案:
[0007]包括CPU模块、接收来自CPU模块的第一控制信号的FPGA模块、用于接收来自FPGA模块的第二控制信号的ADC模块、NET模块；
[0008]ADC模块，用于将采集的温度信号进行模数转换后传输至FPGA模块；
[0009]FPGA模块，用于控制ADC模块进行温度信号采集，并读取ADC模块已完成模数转换的温度信号，然后该温度信号传输给CPU模块；
[0010]CPU模块，用于把FPGA传输过来的温度数据按照TCP/IP协议栈的要求组合成数据包，并将数据包传输给NET模块；
[0011]NET模块，用于将CPU模块传输过来的温度数据包发送到网络。
[0012]优选的，ADC模块上设有三排针J1、上拉电阻R11、滤波电阻R12、滤波电容Cll ;该ADC模块的信号输出端OUTl与FPGA模块的第一信号输入端IN21电性连接，该ADC模块的信号输入端INl与FPGA模块的第一信号输出端OUT21电性连接；上拉电阻Rll的一端与ADC模块的片选端CS电性连接，上拉电阻Rll的另一端与电源电性连接；滤波电阻R12的一端与ADC模块的正参考输入端REFIN+电性连接，滤波电阻R12的另一端、滤波电容Cll的一端均与ADC模块的负参考输入端REFIN-电性连接并接地，滤波电容Cll的另一端与三排针Jl的端口 3连接；ADC模块的正极模拟输入端AIN+、电流输出端1UTl均与指排插Jl的端口 I电性连接，ADC模块的负极模拟输入端AIN-、电流输出端1UT2均与三排针Jl的端口 2电性连接。
[0013]优选的，FPGA模块上设有源晶体振荡器X2、防反射电阻R21、防反射电阻R22、复位上拉电阻R23、复位开关S2、滤波电容C21、滤波电容C22、滤波电容C23、滤波电容C24、滤波电容C25、滤波电容C26、滤波电容C27、四排针J2以及电源d_FPGA模块的第二信号输出端OUT22与CPU模块的第一信号输入端IN21电性连接，该FPGA模块的第二信号输入端IN22与CPU模块的第一信号输出端OUT31电性连接；防反射电阻R21的一端与FPGA模块的第一时钟输入端CLKl INPUT电性连接，防反射电阻R22的一端与FPGA模块的第二时钟输入端CLK2 INPUT电性连接，防反射电阻R21的另一端、防反射电阻R22的另一端均与源晶体振荡器X2的时钟输出端CLK2连接；复位上拉电阻R23的一端、复位开关S2的一端均与FPGA模块的第三时钟输入端CLK3 INPUT电性连接，复位上拉电阻R23的另一端、源晶体振荡器X2的电源端VCC2、滤波电容C21的一端均与电源电性连接，复位开关S2的另一端、滤波电容C21的另一端均接地；四排针J2的端口 1、四排针J2的端口 2、滤波电容C22的一端、滤波电容C23的一端、FPGA模块的第一降压输入端STEP-DOWN INl均与电源正极电性连接，滤波电容C22的另一端、滤波电容C23的另一端、滤波电容C24的一端、滤波电容C25的一端、滤波电容C26的一端、滤波电容C27的一端、四排针J2的端口 3、四排针J2的端口 4均与电源负极电性连接并接地，FPGA模块的第一降压输出端STEP-DOWN 0UT1、滤波电容C24的另一端、滤波电容C25的另一端均与FPGA模块的第二降压输入端STEP-DOWN IN2电性连接，滤波电容C26的另一端、滤波电容C27的另一端均与第二降压输出端STEP-DOWN 0UT2电性连接。
[0014]优选的，CPU模块包括CPU芯片、I2C储存器，所述CPU芯片上还设有振荡器Y3、电容C31、电容C32、复位电容C33、上拉电阻R31 ;该CPU芯片的第二信号输出端与NET模块的第一信号输入端电性连接，该CPU芯片的第二信号输入端与NET模块的第一信号输出端电性连接；振荡器Y3的一端、电容C31的一端均与CPU芯片振荡输入端0SC_IN电性连接，振荡器Y3的另一端、电容C32的一端均与CPU模块振荡输出端0SC_0UT电性连接，复位电容C33的一端与CPU芯片复位端nRST电性连接，电容C31的另一端、电容C32的另一端、复位电容C33的另一端均接地；I2C储存器的检测端与上拉电阻R31的一端电性连接，上拉电阻R31的另一端与直流电源电性连接，CPU芯片的1端与I2C储存器总线电性连接。
[0015]优选的，NET模块包括以太网接口芯片以及网络接口 ；该以太网接口芯片的输入端IN4与CPU模块的第二信号输出端0UT32电性连接、该以太网接口芯片的输出端0UT4与(PU模块的第二信号输入端IN32电性连接；上拉电阻R41的一端与以太网接口芯片的差分信号端TXP电性连接，上拉电阻R41的另一端与网络接口的脉冲信号端TD电性连接；以太网接口芯片的LEDl信号端与网络接口的LED2信号端电性连接；网络接口的GREEN LED信号端与限流电阻R42的一端电性连接，限流电阻R42的另一端与直流电源电性连接；网络接口的YELLOW LED信号端与限流电阻R43的一端电性连接，限流电阻R43的另一端与直流电源电性连接；以太网接口芯片的BIAS端与限流电阻R44的一端电性连接，限流电阻R44的另一端接地。
[0016]本实用新型的有益效果在于:采用上述结构的本实用新型针对缺陷一，本装置使用了 FPGA对温度输入严格在同一个时刻进行温度采集，从而保证了所有采集到的数据是在同一个时刻上的。针对缺陷二，本装置使用了以太网的形式将数据传输到PC上，PC使用SQL数据库存储采集到的温度数据，从而提高的了数据传输、存储的速度，可以使本装置能同时采集的温度路数更多，采集的精度更高。
【附图说明】
[0017]图1为本实用新型的信号传递电路示意图；
[0018]图2为本实用新型中ADC模块的电路图；
[0019]图3为本实用新型中FPGA模块的电路图；
[0020]图4为本实用新型中CPU模块的电路图；
[0021]图5为本实用新型中NET模块的电路图。
【具体实施方式】
[0022]下面，结合附图以及【具体实施方式】，对本实用新型做进一步描述:
[0023]参照图1，本实用新型提供的温度同步采集装置；
[0024]包括CPU模块、接收来自CPU模块的第一控制信号的FPGA模块、用于接收来自FPGA模块的第二控制信号的ADC模块、NET模块；
[0025]ADC模块，用于将采集的温度信号进行模数转换后传输至FPGA模块；
[0026]FPGA模块，用于控制ADC模块进行温度信号采集，并读取ADC模块已完成模数转换的温度信号，然后该温度信号传输给CPU模块；
[0027]CPU模块，用于把FPGA传输过来的温度数据按照TCP/IP协议栈的要求组合成数据包，并将数据包传输给NET模块；