基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法
【专利摘要】基于多导航系统的抗遮挡的高精度同步时钟系统包括信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多导航系统模块及外部接口模块。信号处理模块用于高精度时间间隔测量、IRIG_B码编码及同步信号产生，核心控制模块驯服恒温晶振频率和控制压控电压，压控电压模块输出压控电压并调节恒温晶振的频率，恒温晶振模块提供系统时钟信号，多导航系统模块提供基于多导航系统的参考时间信号，外部接口模块提供标准接口形式的高精度同步信号及通信接口。本发明具有抗遮挡、功耗小、性价比高的优点，且导航信号被遮挡后仍可提供高精度同步时间信号，且短时间收到有效导航信号后立即修正恒温晶振频率，清零累计同步误差，延长抗遮挡时间。
【专利说明】基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法
【技术领域】
[0001]本发明涉及时间频率【技术领域】及其应用领域，特别涉及基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法。
【背景技术】
[0002]高精度同步时钟在各个领域的应用越来越广泛，基于多导航系统的抗遮挡的高精度同步时钟系统利用包括北斗导航系统在内的多个导航系统对本地时钟频率实时校正，并提供与多模接收机的时间信号严格同步的同步信号。该同步时钟系统可用于野外测量勘探、网络授时、电力电网系统、通信系统等，为这些领域提供高精度、高可靠的同步时钟，且该发明设备具有抗遮挡特性，所以特别适合野外测量勘探。
[0003]本发明利用了国家大力发展的北斗导航系统，弥补了目前国内同步时钟只利用GPS.GL0NASS的不足之处，同时使用其他导航系统增强了同步时钟的可靠性、稳定性及提高了时间同步精度。本发明采用以嵌入式FPGA为主要核心器件的架构，提高了系统运行速度，降低了系统功耗和成本，同时解决了同步时钟应用领域中野外测量勘探、电力电网系统等野外同步难的问题。
[0004]目前基于导航系统的同步时钟大多数都是基于铷钟、铯钟，限制了其应用范围，且原子钟有功耗大、预热时间长、成本高、体积大等不足，本发明同步时钟系统的时钟源采用普通的恒温晶振，有效的解决了这些不足之处，且同步时钟系统发明中采用了一种独特的同步方法，使系统具有抗遮挡性，这是目前驯服时钟领域不具备的性能，保证了导航信号被遮挡时系统也能够提供高精度同步信号，并且短暂接收到有效导航信号后也能够有效驯服本地时钟，清除累计同步误差，延长抗遮挡时间。
【发明内容】
[0005]本发明的目是提供基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法，并为其他设备提供高精度同步信号，且在导航信号被遮挡的一段时间内也能保证较高的同步精度。
[0006]本发明所采用的技术方案是:
基于多导航系统的抗遮挡的高精度同步时钟系统至少包括信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块及外部接口模块。所述信号处理模块与核心控制模块、恒温晶振模块、多模接收机模块及外部接口模块相连，并实现高精度时间间隔测量、IRIG_B码编码、同步信号产生等功能；所述核心控制模块与信号处理模块、多模接收机模块、压控电压模块相连，且实现了本地恒温晶振驯服算法、压控电压控制及时间同步方法；所述压控电压模块与核心控制模块和恒温晶振相连，同时通过数模转换器(DAC)和放大电路控制本地恒温晶振的压控电压；所述恒温晶振模块与压控电压模块和信号处理模块相连，为本发明提供系统时钟信号；所述多模接收机模块与信号处理模块和核心控制模块相连，且多模接收机模块的时间信号作为本发明的参考时间信号；所述外部接口模块与信号处理模块相连，并提供标准接口形式的高精度同步信号和通信接口。
[0007]所述高精度时间间隔测量方法为连续不间断的脉冲填补法，所述本地恒温晶振驯服算法为基于改进滑动平均滤波的算法，所述IRIG_B码格式的时间信号包括高精度时间同步信号及详细的时间信息(秒、分、时、天、月、年)。
[0008]按上述方案，所述信号处理模块的核心器件为现场可编程门阵列器件(FPGA)，FPGA内部逻辑单元采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号作为同步时钟系统的参考时间信号)的相位差，且在多模接收模块失锁期间信号处理模块也始终测量二者的相位差，连续不间断的测量能够实现了高精度时间间隔测量。
[0009]按上述方案，核心控制器(CorteX-M3内核)先对时间间隔测量数据(包括多模接收机模块失锁期间测量的时间间隔数据)进行基于改进滑动平均滤波算法的滤波，然后计算出本地恒温晶振的频率偏差，最后根据频率偏差调节本地恒温晶振的频率，但在多模接收机模块失锁期间核心控制器不计算本地恒温晶振的频率偏差。
[0010]按上述方案，可编程门阵列器件(FPGA)内部逻辑单元采用沿触发方式提供固定频率的1ΗΖ、10Ηζ、50Ηζ、100Hz，250Hz高精度同步信号，同时提供IRIG_B码格式的时间信号。
[0011]按上述方案，同步时钟系统可根据用户需求提供以Ims为单位的周期可变的采样脉冲和以Is为单位的周期和启动时间都可设置的启动脉冲，且采样脉冲、启动脉冲与秒信号严格同步。
[0012]按上述方案，所述的压控电压模块包含了数模转换器(DAC)，压控电压控制电路利用放大倍数不同(放大倍数大于I的放大电路用于调节压控电压的范围，放大倍数小于I的放大电路用于提高压控电压的分辨率)的两路放大电路放大DAC输出电压，该方法提高了压控电压的分辨率。
[0013]按上述方案，所述的外部接口模块将系统同步信号转化为标准电平的同步信号，并提供标准通信接口，同时将外部设备与系统核心部件隔离开，提高了系统可靠性、安全性。
[0014]本发明还提供了基于多导航系统的抗遮挡的高精度同步时钟系统的同步方法，其特征在于:基于多导航系统的抗遮挡的高精度同步时钟系统工作时，利用多模接收机模块的时间信号校准本地恒温晶振的频率并同步本地同步信号，且信号处理模块始终采用连续不间断的脉冲填补法测量本地时间信号和参考时间信号(多模接收机模块的时间信号)的相位差，保证了多模接收机模块短时间有效工作时也能够有效的校准本地时钟和同步本地时间信号，使本发明同步时钟系统具有抗遮挡性能，具体包括以下步骤:
1)信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差；
2)核心控制器(CorteX-M3内核)在多模接收机模块锁定时对时间间隔测量数据(包括多模接收机模块失锁期间测量的时间间隔数据)进行基于改进滑动平均滤波算法的滤波，然后计算出本地恒温晶振的频率偏差，最后根据频率偏差计算出DAC输出电压值并通过压控电压模块调节本地恒温晶振的频率； 3)信号处理模块在多模接收机模块失锁时，始终测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差，该测量数据仍可用于计算本地恒温晶振的频率偏差。
[0015]按上述方案，所述步骤I)中现场可编程门阵列器件(FPGA)实现的信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差，并根据当前多模接收机模块的状态(锁定，失锁)来调整测量时间，且多模接收机模块的时间信号作为参考时间信号。
[0016]按上述方案，所述步骤3)中在多模接收机模块失锁后出现短时间有效工作(多模接收机模块锁定)时，同步时钟系统则可修正本地时钟频率，同时清除累计的同步误差，延长抗遮挡时间。在多模接收机模块失锁期间，本发明同步时钟系统根据本地时钟仍然可提供高精度同步信号，并且一段时间内保持高精度时间同步(多模接收机模块正常工作时同步精度优于100ns，多模接收机模块失锁期间的同步精度与本地时钟源、失锁时间有关，本地时钟源的频率稳定度越高、失锁时间越短则同步精度越高)。
[0017]本发明与现有技术相比具有以下优点:
1、本发明采用一种新型的时钟驯服方法和同步方法，在系统正常工作后出现导航信号中断的情况时，本发明同步时钟系统根据驯服后的本地时钟可提供高精同步信号，且中断过程中出现多模接收机模块短时间有效工作时仍可以有效校正本地时钟频率，清除累计同步误差，延长同步时钟系统的抗遮挡时间；
2、本发明以一片现场可编程门阵列器件(FPGA)为整个同步时钟系统的核心器件，实现了信号处理模块、核心控制模块及部分外部接口模块的功能，其中高精度时间间隔测量、同步信号产生、IRIG_B码编码、恒温晶振驯服算法、压控电压控制及时间同步方法都在FPGA内实现，充分利用现场可编程门阵列器件的并行处理能力、丰富的逻辑资源、存储器资源及可分配引脚资源，使得硬件系统达到最小化，软件设计达到最优化的效果，同时具有硬件模块化、抗干扰强、成本低、体积小等优点；
3、本发明同步时钟系统的多模接收机模块利用了多个导航系统，包括北斗导航系统，提高了同步时钟系统的同步精度和系统稳定性，同时本发明同步时钟系统中时钟源是普通恒温晶振，系统加电预热时间短、功耗小、成本低，且采用放大倍数不同(放大倍数大于I的放大电路用于调节压控电压范围，放大倍数小于I的放大电路用于提高压控电压的分辨率)的两路放大电路放大DAC转换器的输出电压，该方法提高了压控电压的分辨率。
【专利附图】
【附图说明】
[0018]图1为本发明一实例的系统结构示意图；
图2为本发明一实例的现场可编程门阵列器件(FPGA)内部功能示意图；
图3为本发明一实例的连续不间断的脉冲填补法的测量原理框图；
图4为本发明一实例的压控电压模块中DAC转换器输出电压放大电路的原理图。
【具体实施方式】
[0019]下面结合附图和实施例对本发明基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法作详细的说明。
[0020]如图f 4所示，基于多导航系统的抗遮挡的高精度同步时钟系统至少包括信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块及外部接口模块。所述信号处理模块与核心控制模块、恒温晶振模块、多模接收机模块及外部接口模块相连，并实现高精度时间间隔测量、IRIG_B码编码、同步信号产生等功能；所述核心控制模块与信号处理模块、多模接收机模块及压控电压模块相连，且实现了本地恒温晶振驯服算法、压控电压控制及时间同步方法；所述压控电压模块与核心控制模块和恒温晶振相连，同时通过数模转换器(DAC)和放大电路控制本地恒温晶振的压控电压；所述恒温晶振模块与压控电压模块和信号处理模块相连，为本发明提供系统时钟信号；所述多模接收机模块与信号处理模块和核心控制模块相连，且多模接收机模块的时间信号作为本发明的参考时间信号；所述外部接口模块与信号处理模块相连，并提供标准接口形式的高精度同步信号和通信接□。
[0021]通过本发明提供了基于多导航系统的抗遮挡的高精度同步时钟系统，该设备为其他设备提供高精度的同步时钟信号，且具有抗遮挡性能，高精度时间间隔测量、IRIGB码编码、同步信号生成、恒温晶振驯服算法、压控电压控制及时间同步方法都在一片嵌入式SmartFus1n FPGA A2F200芯片内完成，FPGA内部资源得到充分利用，且系统集成度高、体积小、功耗低、运行速度快。
[0022]上述实施方式中，所述的信号处理模块、核心控制模块及外部接口信号产生由现场可编程门阵列器件(FPGA)完成，其中现场可编程门阵列(FPGA)的内部功能框图如图2所示，其内部功能模块主要包括高精度时间间隔测量、同步信号生成、IRIG_B码编码、核心控制模块(Cortex-M3内核)、外部接口信号产生和DAC控制字产生，且各功能模块同时并行运行。
[0023]上述实施方式中，所述的信号处理模块采用的高精度时间间隔测量方法是连续不间断的脉冲填补法(测量原理如图3所述，图3中启动信号为参考时间信号，且是系统上电工作后多模接收机锁定后的第一个参考时间信号；存储信号也是参考时间信号，且是启动信号后面的参考时间信号，本发明中参考时间信号为多模接收机的时间信号，且图中测量时间间隔Tpl和Tp2根据多模接收机锁定和失锁的状态及频率驯服阶段来确定)，整个测量过程是连续不间断的，保证了短时间接收到有效导航信号也能够有效的校正本地恒温晶振频率。
[0024]上述实施方式中，所述的信号处理模块采用沿触发方式产生多种同步信号，根据多模接收机模块的锁定状态控制同步时钟的产生方式(多模接收机模块锁定时本地同步信号与多模接收机模块的时间信号严格同步，多模接收机模块失锁时本地同步信号根据驯服后本地时钟来维持)，保证系统正常工作后导航信号被遮挡时也能够提供高精度同步时钟信号。
[0025]上述实施方式中，所述的核心控制模块由Cortex_M3内核完成，Cortex_M3内核对测得的时间间隔数据(包括多模接收机模块失锁期间测量的时间间隔数据)进行基于改进滑动平均滤波算法的滤波，然后计算出本地恒温晶振的频率偏差，并利用DAC转换器和压控电压模块调节本地恒温晶振的频率。
[0026]上述实施方式中，所述的外部接口模块将产生标准的同步信号并转换为标准电平，且将外部设备与核心部分隔离开，保护内部核心部件稳定、安全运行。
[0027]上述实施方式中，所述的多模接收机模块利用包括北斗在内的多导航系统产生标准的时间信号，该时间信号在多导航系统模块正常工作时(信号未遮挡且模块锁定)作为同步时钟系统的参考时间信号校正本地恒温晶振的频率，且提供一个高精度的同步信号。
[0028]上述实施方式中，所述的压控电压模块利用两路不同放大倍数的放大电路放大DAC的输出电压，提高了压控电压的分辨率，其中放大倍数小于I (实例中放大倍数为1/3)的放大电路提高了 DAC的分辨率，而放大倍数大于I (实例中放大倍数为2)的放大电路用于调节输出电压范围，保证压控电压在恒温晶振所允许的控制电压范围内，该方法降低了系统成本，提高了压控电压的分辨率。
[0029]在本发明实施例中，所述的现场可编程门阵列器件(FPGA)采用的是Actel公司嵌入式SmartFus1n FPGA，型号为A2F200，该公司FPGA具有断电非易失特性，上电时不需要加载。FPGA器件具有丰富的逻辑资源、可分配的管脚资源、存储资源及IP内核，高精度时间同步信号的产生及处理都在一片FPGA内完成，器件资源得到充分利用，且系统集成度大大提闻，稳定性增强。
[0030]所述的核心控制模块米用SmartFus1n FPGA的内核Cortex_M3, Cortex_M3内核用APB总线实现各个功能模块与内核控制模块的数据传输。
[0031]所述的恒温晶振采用的是0CX0-131恒温晶振，该恒温晶振的频率受控于外部控制电压(压控电压范围为0-5V，频率调节范围为±8*10_7)，且该晶振的成本低、预热时间短，为了提高同步时钟系统的同步时钟稳定度及延长系统抗遮挡时间，可以使用更高精度的恒温晶振或者原子钟作为本地时钟。
[0032]在上述实施方式中，本发明的同步方法实现是这样的:
在使用本发明抗遮挡的高精度同步时钟系统时，首先用户可以根据自身需求设置同步时钟形式或者采用默认的同步时钟，然后多模接收机模块搜索导航卫星并跟踪锁定导航卫星，多模接收机模块锁定后同步时钟设备采用连续不间断的脉冲填补法测量本地时钟和参考时间信号(多模接收机模块的时间信号)的相位差，并对时间间隔测量数进行基于滑动平均滤波算法的滤波，接着计算本地恒温晶振的频率偏差，同时根据频率偏差通过压控电压模块调节本地时钟频率以实现本地时钟的实时驯服，本发明还提供高精度时间同步信号，待本地时钟驯服完成后同步时钟系统则具备抗遮挡性能，此时导航信号被遮挡也能根据驯服后的本地时钟提供高精度时间同步信号，且导航信号遮挡过程中出现多模接收机模块短时间有效工作时仍可以有效校正本地时钟频率，清除累计同步误差，延长同步时钟系统的抗遮挡时间。
[0033]本实施例中所选芯片仅为举例，可以采用逻辑资源更丰富，系统时钟更高的FPGA芯片以获得更好、更快的处理性能。
[0034]以上所述仅为本发明一个同步精度较高实例而已，并不用以限制本发明所提供基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法，凡在本发明的精神和设计原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于:抗遮挡的高精度同步时钟系统由信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块及外部接口模块组成，所述信号处理模块与核心控制模块、恒温晶振模块、多模接收机模块及外部接口模块相连，并实现高精度时间间隔测量、IRIG_B码编码、同步信号产生等功能；所述核心控制模块与信号处理模块、多模接收机模块、压控电压模块相连，且实现了本地恒温晶振驯服算法、压控电压控制及时间同步方法；所述压控电压模块与核心控制模块和恒温晶振相连，同时通过数模转换器(DAC)和放大电路控制本地恒温晶振的压控电压；所述恒温晶振模块与压控电压模块和信号处理模块相连，为本发明提供系统时钟信号；所述多模接收机模块与信号处理模块和核心控制模块相连，且多模接收机模块的时间信号作为本发明的参考时间信号；所述外部接口模块与信号处理模块相连，并提供标准接口形式的高精度同步信号和通信接口。
2.根据权利I所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于:所述信号处理模块的核心部件为现场可编程门阵列器件(FPGA)，FPGA内部逻辑单元采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号作为同步时钟系统的参考时间信号)的相位差，且在多模接收模块失锁期间信号处理模块也始终测量二者的相位差，连续不间断的测量能够实现了高精度时间间隔测量。
3.根据权利I所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于:核心控制器(CorteX-M3内核)先对时间间隔测量数据(包括多模接收机模块失锁期间测量的时间间隔数据)进行基于改进滑动平均滤波算法的滤波，然后计算出本地恒温晶振的频率偏差，最后根据频率偏差调节本地恒温晶振的频率，但在多模接收机模块失锁期间核心控制器不计算本地恒温晶振的频率偏差。
4.根据权利I所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于:可编程门阵列器件(FPGA)内部逻辑单元采用沿触发方式提供固定频率的1ΗΖ、10Ηζ、50Ηζ、100Hz, 250Hz高精度同步信号，同时提供同步精度优于10ns的标准IRIG_B码格式的时间信号。
5.根据权利I所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于:同步时钟系统可根据用户需求提供以Ims为单位的周期可变的采样脉冲和以Is为单位的周期和启动时间都可设置的启动脉冲，且采样脉冲、启动脉冲与秒信号严格同步。
6.根据权利I所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于:所述的压控电压模块包含了数模转换器(DAC)，压控电压控制电路利用放大倍数不同(放大倍数大于I的放大电路用于调节压控电压的范围，放大倍数小于I的放大电路用于提高压控电压的分辨率)的两路放大电路放大DAC输出电压,该方法提闻了压控电压的分辨率。
7.根据权利I所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于:所述的外部接口模块将系统同步信号转化为标准电平的同步信号，并提供标准通信接口，同时将外部设备与系统核心部件隔离开，提高了系统可靠性、安全性。
8.基于多导航系统的抗遮挡的高精度同步时钟系统的同步方法，其特征在于:基于多导航系统的抗遮挡的高精度同步时钟系统工作时，利用多模接收机模块的时间信号校准本地恒温晶振的频率并同步本地同步信号，且信号处理模块始终采用连续不间断的脉冲填补法测量本地时间信号和参考时间信号(多模接收机模块的时间信号)的相位差，保证了多模接收机模块短时间有效工作也能够有效的校准本地时钟和同步本地时间信号，使本发明同步时钟系统具有抗遮挡性能，具体包括以下步骤: 1)信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差； 2)核心控制器(CorteX-M3内核)在多模接收机模块锁定时对时间间隔测量数据(包括多模接收机模块失锁期间测量的时间间隔数据)进行基于改进滑动平均滤波算法的滤波，然后计算出本地恒温晶振的频率偏差，最后根据频率偏差计算出DAC输出电压值并通过压控电压模块调节恒温晶振的频率； 3)信号处理模块在多模接收机模块失锁时，始终测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差，该测量数据仍可用于计算本地恒温晶振的频率偏差。
9.基于多导航系统的抗遮挡的高精度同步时钟系统的同步方法，其特征在于，所述步骤I)中现场可编程门阵列器件(FPGA)实现的信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差，并根据当前多模接收机模块的状态(锁定，失锁)来调整测量时间，且多模接收机模块的时间信号作为参考时间信号。
10.基于多导航系统的抗遮挡的高精度同步时钟系统的同步方法，其特征在于，所述的步骤3)中在多模接收机模块失锁后出现短时间有效工作(多模接收机模块锁定)时，同步时钟系统则可修正本地时钟频率，同时清除累计的同步误差，延长抗遮挡时间；在多模接收机模块失锁期间，本发明同步时钟系统根据本地驯服时钟仍然可提供高精度同步信号，并且一段时间内保持高精度时间同步(多模接收机模块正常工作时同步精度优于100ns，多模接收机模块失锁期间的同步精度与本地时钟源、失锁时间有关，本地时钟源的频率稳定度越高、失锁时间越短则同步精度越高)。
【文档编号】G04G7/00GK104199278SQ201410446903
【公开日】2014年12月10日 申请日期:2014年9月4日 优先权日:2014年9月4日
【发明者】张 杰, 周栋明 申请人:中国科学院测量与地球物理研究所, 张 杰