专利名称：驱动器电路的制作方法
技术领域：
本实用新型大体上涉及局部互连网络(LIN)电路，并且更具体而言涉及减小集成的LIN驱动器中的电磁发射。
背景技术：
LIN驱动器的工业技术规范通常规定所发射的信号被成形为具有预定斜率，以便减小在高频下的电磁发射。不幸的是，所要求的小的斜率时常导致无效的占空比，这因此导致数据传输中的错误。在尝试解决该问题时，许多常规的LIN驱动器采用阶跃电流作为栅极充电/放电电流。然而，阶跃电流的陡峭边缘造成在LIN总线上的显著水平的辐射发射。因此，存在对于LIN驱动器可操作为确保信号完整性而同时在LIN总线上实现减小的电磁发射的需求。
实用新型内容本公开提供了一种具有减小的电磁发射的集成的LIN驱动器。一个实施例提供了一种驱动器电路，其包括具有栅极端子的驱动器晶体管；第一电路，可操作为响应于时钟信号的第一相位来生成用于施加到栅极端子的栅极充电电流；以及第二电路，可操作为响应于时钟信号的第二相位来生成用于施加到栅极端子的栅极放电电流；其中所述栅极充电电流包括第一指数减小的电流与第一恒定电流的总和；并且其中所述栅极放电电流包括第二指数减小的电流与第二恒定电流的总和。在另一实施例中，提供了一种集成的驱动器电路包括充电电路，可操作为接收第一充电电流并且生成第二充电电流；放电电路，可操作为接收第一放电电流并且生成第二放电电流；以及输出晶体管，可操作为接收栅极电流，其中在充电阶段期间，所述栅极电流包括所述第一充电电流和所述第二充电电流，并且其中在放电阶段期间，所述栅极电流包括所述第一放电电流和所述第二放电电流；其中在所述充电阶段期间，所述第二充电电流耗散，从而使得所述栅极电流基本上包括所述第一充电电流；并且其中在所述放电阶段期间，所述第二放电电流耗散，从而使得所述栅极电流基本上包括所述第一放电电流。本公开的又一实施例提供了一种驱动器电路，其包括具有栅极端子的驱动器晶体管；第一电路，其包括耦合到第一晶体管和第一开关的第一电容器，所述第一电路可操作为接收第一恒定电流并且生成第一指数减小的电流；第二开关，可操作为将所述第一电路耦合到所述栅极端子，以向所述栅极端子施加栅极充电电流；第二电路，其耦合到所述栅极端子，所述第二电路包括第三开关和第二电容器，所述第二电路可操作为生成第二指数减小的电流；以及第四开关，其耦合到所述栅极端子和所述第二电路，其中所述第三开关和所述第四开关可操作为向所述栅极端子施加栅极放电电流；其中所述栅极充电电流包括所述第一指数减小的电流与所述第一恒定电流的总和；并且其中所述栅极放电电流包括所述第二指数减小的电流与第二恒定电流的总和。由此，提供了确保信号完整性而同时在LIN总线上实现减小的电磁发射的驱动器电路。根据与所附附图结合阅读的各个实施例的以下详细描述，本公开的前述和其他特征和优点将进一步变得明显。详细描述和附图仅示例性说明本公开，而不是限制由所附权利要求及其等同物限定的本实用新型的范围。
通过未必按比例绘制的所附附图中的示例来图示各个实施例，其中相似的参考标记指示类似的部分，并且在附图中图IA和图IB图示了常规的LIN驱动器电路的示例实施例以及对应于该常规的LIN驱动器电路的时序图和波形； 图2A和图2B图示了根据本公开的一个实施例的LIN驱动器电路以及对应于所公开的LIN驱动器电路的时序图和波形；以及图3图示了在图IA和图2A中示出的LIN驱动器电路的LIN发射仿真结果的比较。
具体实施方式
参照图IA和图1B，其中常规的LIN驱动器电路100的一个实施例示出于图IA中，并且在此处与图IB中图示的、其对应的时序图和波形150结合来进行讨论。常规的LIN驱动器电路100包括向第一电流镜104供应参考电流Ik的参考电流源102，第一电流镜104包括晶体管Ml和晶体管M2。晶体管Ml的尺寸可以根据晶体管M2来确定，以设置镜像参考电流I/，该电流被供应给包括晶体管M3、M4和M5的第二电流镜106。晶体管M4的尺寸可以相对于晶体管M3来确定，以设置恒定的充电电流I1，晶体管M4通过根据第一时钟信号O1的相位进行操作的开关S1可操作地连接到作为低侧驱动器进行操作的晶体管MD的栅极。晶体管M5的尺寸可以相对于晶体管M3来确定，以设置附加的充电电流I/，晶体管M5通过根据第二时钟信号Φ/进行操作的第二开关S2可操作地连接到驱动器晶体管MD的栅极。在图IA中所图示的电路100的一个示例实施例中，Ik = 5uA, I/ = IOuA, I1 =20uA 以及 I/ = 7uA。第一电流镜104中还包括晶体管M6和晶体管M7。晶体管M6的尺寸可以相对于晶体管M I来确定，以设置恒定的放电电流12，晶体管M6通过根据第一时钟信号O1的相反相位进行操作的第三开关S3可操作地连接到驱动器晶体管MD的栅极。晶体管M7的尺寸可以相对于晶体管M2来确定，以设置附加的放电流I2'，晶体管M7通过根据第三时钟信号①广进行操作的第四开关S4可操作地连接到驱动器的栅极108。在图IA中所图示的电路100的一个示例实施例中，I2 = 20uA,以及V = 40uA。LIN驱动器电路100还包括电阻器R1,以及与串联连接的晶体管M8和电阻器R2并联耦合的电容器Ctl,电阻器R1和电容器Ctl耦合到驱动器晶体管MD的栅极。电容器Ctl被提供用以吸收驱动器晶体管MD的EMC栅极耦合，电容器Ctl也与电阻器R1 —起使用来使驱动器晶体管MD的栅极充电和放电平滑。晶体管M8与驱动器晶体管MD —起操作以提供电流镜，其中电阻器R2被提供来调节镜像因子。在图IA中图示的电路100的一个示例实施例中，C0 = 20pF。驱动器晶体管MD的源极经第一阻流二极管D1耦合到LIN总线108，第一阻流二极管D1阻止流到LIN总线108中的电流接地。驱动器电路100还包括耦合在电源电压VS和LIN总线108之间的第二阻流二极管D2和上拉电阻器R3，其中，第二阻流二极管D2进行操作以阻止来自LIN总线108的电流到达电压源NS。常规的LIN驱动器100采用阶跃电流I·作为用于驱动晶体管MD的栅极充电/放电电流。为了获得阶跃电流IeATE，间歇性地开启和关闭两个恒定电流，借此在施加到MD的栅极的恒定充电电流I1与恒定放电电流I2之间切换作为阶跃电流I·。如图IB中所示，相位时钟信号O1在充电阶段为高，并且在放电阶段为低。因此，充电电流I1在充电阶段(当O1为高时)开启(即，施加到MD的栅极)，而在放电阶段(当O1为低时)关闭。与之相 对的是，放电电流I2在充电阶段关闭，而在放电阶段开启。在相应的充电阶段和放电阶段的初始时段期间，开启附加的电流，以减小驱动器晶体管MD的导通/截止延迟时间。如在图IB中所图示的时序图和波形150所示,在充电阶段的初始时段期间，相位时钟信号Φ/为高，并且附加的充电电流I/被开启。因此，当Φ^ΡΦ/为高时，充电电流I1和附加的充电电流I/这两者都施加到驱动器晶体管MD的栅极。换言之，当叫和中/为高时，阶跃电流是充电电流I1和附加的充电电流I/的总和。当Φ/变为低而O1保持为高时，附加的充电电流I/关闭，并且仅充电电流I1被施加到驱动器晶体管MD的栅极(即，IeATE= I1)。在放电阶段的初始时段期间，相位时钟信号O1"为高，而O1为低为高)，放电电流I2和附加的放电电流V这两者都开启(即，Igate = ι2+ι2/ )。当clV变为低并且O1为低时，附加的放电电流V关闭，并且仅放电电流I2施加到MD的栅极(即IeATE = I2)。因此，在图IA中的电路100产生了具有陡峭边缘160的阶跃栅极电流I·，这是由响应于附加的相位时钟信号Φ/和Φ/的切换而关闭了附加的充电/放电电流I/ /I2'所导致的。阶跃栅极电流I·施加到晶体管MD的栅极，以产生在图IB中示出的LIN总线信号165。在图IA和图IB中图示的实施例产生了具有缩短的延迟时间的令人满意的占空比，然而，由于在阶跃电流Imte中的陡峭边缘160，在LIN总线上的辐射发射的性能极大退化。图2Α图示了根据本公开的一个示例实施例的LIN驱动器电路200。所公开的LIN驱动器电路200包括向第一电流镜204供应参考电流Ik的参考电流源202，第一电流镜204包括晶体管Mil、M12和M13。晶体管Mll的尺寸可以根据晶体管M12来确定，以设置镜像参考电流I/，该电流被供应给包括晶体管M14和晶体管M15的第二电流镜206。晶体管M15的尺寸可以相对于晶体管M14来确定，以设置恒定充电电流I1，而晶体管M13的尺寸可以相对于晶体管Mll来确定，以设置恒定放电电流12。在图2A中图示的电路200的一个示例实施例中，Ie = 5uA, IE/ = IOuA, I1 = 20uA 以及 I2 = 20uA。耦合到第二电流镜206的是充电电路210。充电电路210包括根据时钟信号的相反相位进行操作的开关212，以及与串联连接的电容器C1和电阻器Rc并联耦合的二极管连接的晶体管214。充电电路210和第二电流镜206经由开关216耦合到作为低侧驱动器进行操作的晶体管MD的栅极，其中开关216根据时钟信号CD1的相位进行操作。放电电路220通过根据时钟信号O1的相反相位进行操作的开关218耦合到第一电流镜204。放电电路220包括与第二电容器C2和电阻器Rd串联耦合的开关222，其中开关222根据时钟信号O1的相反相位进行操作。所公开的LIN驱动器电路200还包括电阻器R1以及与串联连接的晶体管M16和电阻器R2并联耦合的电容器Ctl,电阻器R1和电容器Ctl耦合到驱动器晶体管MD的栅极。如上所述，电容器Ctl被提供用以吸收驱动器晶体管MD的EMC栅极耦合，其也与电阻器R1 —起使用来使驱动器晶体管MD的栅极充电和放电平滑。晶体管M16与驱动器晶体管MD —起操作以提供电流镜，其中电阻器R2被提供来调节镜像因子。在图2A中所图示的电路200的一个示例实施例中，C0 = 20pFo驱动器晶体管MD的源极经由第一阻流二极管D1耦合到LIN总线230，第一阻流二极管D1可操作为阻止流到LIN总线230中的电流接地。驱动器电路200还包括耦合在电源电压VS和LIN总线230之间的第二阻流二极管D2和上拉电阻器R3，其中第二阻流二极管仏进行操作以阻止来自LIN总线230的电流到达电压源VS。在图2A中图示的LIN驱动器电路200与在图IA中图示的LIN驱动器电路类似之处在于，LIN驱动器电路200采用施加到与LIN总线230耦合的驱动器晶体管MD的栅极的充电/放电电流Imte2。与在图IA中的LIN驱动器电路100类似，LIN驱动器电路200获 得了通过缩短延迟时间获得的令人满意的占空比。然而，当与在图IA中的LIN驱动器电路100相比时，在图2A中图示的LIN驱动器电路200通过用在图2B中图示的时序图和波形250示出的平滑的无阶跃的电流来替代图IB中示出的陡峭的边缘160而提供了电磁发射的显著减小。为了获得电流Imte2，间歇性地开启和关闭充电电流和放电电流，借此，在施加到MD的栅极的充电电流与放电电流之间切换作为栅极电流IeATE2。在充电阶段期间，栅极电流Igate2初始地包括恒定充电电流I1与附加的柔和的(soft)充电电流I/的总和。在放电阶段期间，栅极电流Imte2初始地包括恒定放电电流I2与附加的柔和的放电电流I2'的总和。以下参照在图2B中示出的时序图和波形250更详细地描述充电阶段和放电阶段。相位时钟信号O1表示充电阶段/放电阶段，其中O1在充电阶段期间为高，而在放电阶段期间为低。因此，充电电流IjPI/在充电阶段(当％为高时)开启(即，施加到MD的栅极)，而在放电阶段(当O1为低时)关闭。与之相对的是，放电电流I2和V在充电阶段期间关闭，而在放电阶段期间开启。再次参照图2A中图示的电路200，附加的柔和的充电电流I/由充电电路210提供。在栅极放电阶段(当％为低时)，开关212闭合，并且电容器C1被恒定充电电流I1充电至电SVes。在充电阶段(当O1为高时)期间，开关216闭合(并且开关212断开)，并且存储在电容器C1上的电荷作为附加的柔和的充电电流I/ (与充电电流I1 一起)传递到MD的栅极。因此，在充电阶段期间，栅极电流Imte2包括恒定充电电流I1与附加的柔和的充电电流I/的总和。随着在电容器C1上的电荷耗散，附加的柔和的充电电流I/指数地减小，直到栅极电流Imte2基本上只包括恒定充电电流I1为止，从而使从较大的初始充电电流(Ii+I/ )到恒定充电电流I1的转变平滑。较大的初始充电电流减小了驱动器晶体管MD的导通延迟时间，而在图2B中示出为曲线260的平滑的指数转变减小了栅极电流Imte2的陡峭边缘，借此在LIN总线230上产生减小的电磁发射。在图2A中所图示的电路200的一个示例实施例中，C1 = IOpF, I1 = 20uA, I/ = 220uA(峰值)。附加的柔和的放电电流由放电电路220提供。在放电阶段期间，开关218和开关222闭合，并且第二电容器C2充电以产生伴随恒定放电电流I2的、从MD的栅极衰退的附加的柔和的放电电流。因此，在放电阶段期间，栅极电流Imte2初始地包括恒定放电电流I2与附加的柔和的放电电流的总和。随着第二电容器C2上的充电指数增加，附加的柔和的放电电流I2'指数地减小，直到栅极电流Imte2主要仅包括恒定放电电流I2为止，从而平滑地从较大的初始放电电流α2+Ι^ )转变到恒定放电电流12。较大的初始放电电流减小了驱动器晶体管MD的截止延迟时间，而在图2Β中示出为曲线265的平滑的指数转变减小了栅极电流Imte2的陡峭边缘，借此在LIN总线上产生减小的电磁发射。在图2Α中所图示的电路200的一个示例实施例中，C2 = 15pF, I2 = 20uA,并且I2' = 350uA(峰值)。当与常规的LIN驱动器电路100相比时，所公开的LIN驱动器200提供了若干优点，这些优点包括但不限于a)减小LIN输出的发射退化，以及b)减小在LIN总线上的电磁发射。所公开的LIN驱动器电路200消除了需要图IA中的两个附加的相位时钟信号Φ/和Φ/，借此消除了由时钟定时的扩展引起的LIN输出的发射退化。附加地，如在图3中提供的仿真结果300所图示，包括栅极电流Imte2的平滑的充电/放电电流提供了在LIN总线230上减小的电磁发射。在图3中提供的仿真结果300将在图IA中图示的电路100的LIN总线上的电磁发射(该电磁发射在图3中标记为元素305)与在图2A中图示的电路200的LIN总线上的电磁发射(该电磁发射在图3中标记为元素310)进行了比较。仿真结果300图示了在图2A中图示的电路200的LIN总线230上的电磁发射的高达17dBuV的减小，具体地对于从IMHz到IOMHz范围中的频率。这样，所公开的LIN驱动器电路200通过缩短延迟时间获得了令人满意的占空比而同时通过采用平滑的、无阶跃栅极电流而提供了电磁发射的显著减小。本领域技术人员应当理解的是，为了图示用于实现根据本公开的LIN驱动器电路的一个示例，提供了本文所公开的实施例。这样，可以对在图2A中示出的电路进行各种修改而不脱离在以下权利要求书中阐述的本公开的精神实质和范围。例如，尽管示出了 LIN驱动器，但是本文所公开的技术可以应用到任何低侧驱动器电路，并且此外，可以用在推挽式驱动器电路的两侧中。
权利要求1.一种驱动器电路，其特征在于，包括 驱动器晶体管，具有栅极端子； 第一电路，可操作为响应于时钟信号的第一相位来生成用于施加到所述栅极端子的栅极充电电流；以及 第二电路，可操作为响应于所述时钟信号的第二相位来生成用于施加到所述栅极端子的栅极放电电流； 其中所述栅极充电电流包括第一指数减小的电流与第一恒定电流的总和；并且 其中所述栅极放电电流包括第二指数减小的电流与第二恒定电流的总和。
2.根据权利要求I所述的驱动器电路，其特征在于，所述第一电路包括第一开关，所 述第一开关由所述时钟信号的第一相位致动，以将所述第一恒定电流朝向所述栅极端子传递。
3.根据权利要求2所述的驱动器电路，其特征在于，所述第一电路包括第一电容器，所述第一电容器在所述时钟信号的第二相位期间充电，并且在所述时钟信号的第一相位期间放电，以生成所述第一指数减小的电流。
4.根据权利要求3所述的驱动器电路，其特征在于，所述第一电路还包括选择性地与所述第一电容器并联耦合的箝位电路。
5.根据权利要求2所述的驱动器电路，其特征在于，所述第一开关还可操作为将所述第一指数减小的电流朝向所述栅极端子传递。
6.根据权利要求I所述的驱动器电路，其特征在于，所述第二电路包括第二开关，所述第二开关由所述时钟信号的第二相位致动，以生成所述第二恒定电流。
7.根据权利要求I所述的驱动器电路，其特征在于，所述第二电路包括第三开关，所述第三开关由所述时钟信号的第二相位致动，以生成所述第二指数减小的电流。
8.根据权利要求7所述的驱动器电路，其特征在于，所述第二电路还包括第二电容器，所述第二电容器在所述时钟信号的第二相位期间充电，以生成所述第二指数减小的电流。
9.根据权利要求I所述的驱动器电路，其特征在于，所述第一指数减小的电流与所述时钟信号的第一相位一致地开始。
10.根据权利要求I所述的驱动器电路，其特征在于，所述第二指数减小的电流与所述时钟信号的第二相位一致地开始。
11.一种集成的驱动器电路，其特征在于，包括 充电电路，可操作为接收第一充电电流并且生成第二充电电流； 放电电路，可操作为接收第一放电电流并且生成第二放电电流；以及 输出晶体管，可操作为接收栅极电流，其中在充电阶段期间，所述栅极电流包括所述第一充电电流和所述第二充电电流，并且其中在放电阶段期间，所述栅极电流包括所述第一放电电流和所述第二放电电流； 其中在所述充电阶段期间，所述第二充电电流耗散，从而使得所述栅极电流基本上包括所述第一充电电流；并且 其中在所述放电阶段期间，所述第二放电电流耗散，从而使得所述栅极电流基本上包括所述第一放电电流。
12.根据权利要求11所述的集成的驱动器电路，其特征在于，所述第二充电电流与所述放电阶段一致地开始。
13.根据权利要求11所述的集成的驱动器电路，其特征在于，所述第二放电电流与所述放电阶段一致地开始。
14.根据权利要求11所述的集成的驱动器电路，其特征在于，所述充电电路包括第一电容器，所述第一电容器选择性地与箝位晶体管并联耦合。
15.根据权利要求11所述的集成的驱动器电路，其特征在于，所述放电电路包括第二电容器，所述第二电容器可操作为生成所述第二放电电流。
16.根据权利要求11所述的集成的驱动器电路，其特征在于，所述第二充电电流耗散，从而使得所述栅极电流实现充电电流的平滑减小。
17.根据权利要求11所述的集成的驱动器电路，其特征在于，所述第二放电电流耗散，从而使得所述栅极电流实现放电电流的平滑减小。
18.根据权利要求11所述的集成的驱动器电路，其特征在于，所述栅极电流在所述充电阶段和所述放电阶段之间交替。
19.根据权利要求11所述的集成的驱动器电路，其特征在于，所述第一充电电流是恒定电流。
20.根据权利要求11所述的集成的驱动器电路，其特征在于，所述第一放电电流是恒定电流。
21.—种驱动器电路，其特征在于，包括 驱动器晶体管，其具有栅极端子； 第一电路，其包括耦合到第一晶体管和第一开关的第一电容器，所述第一电路可操作为接收第一恒定电流并且生成第一指数减小的电流； 第二开关，其可操作为将所述第一电路耦合到所述栅极端子，以向所述栅极端子施加栅极充电电流； 第二电路，其耦合到所述栅极端子，所述第二电路包括第三开关和第二电容器，所述第二电路可操作为生成第二指数减小的电流；以及 第四开关，其耦合到所述栅极端子和所述第二电路，其中所述第三开关和所述第四开关可操作为向所述栅极端子施加栅极放电电流； 其中所述栅极充电电流包括所述第一指数减小的电流与所述第一恒定电流的总和；并且 其中所述栅极放电电流包括所述第二指数减小的电流与第二恒定电流的总和。
22.根据权利要求21所述的驱动器电路，其特征在于，还包括参考电流发生器。
23.根据权利要求21所述的驱动器电路，其特征在于，还包括耦合到所述第二电路和所述第四开关的第一电流镜。
24.根据权利要求23所述的驱动器电路，其特征在于，所述第一电流镜可操作为生成所述第二恒定电流。
25.根据权利要求21所述的驱动器电路，其特征在于，还包括耦合到所述第一电路和所述第二开关的第二电流镜。
26.根据权利要求25所述的驱动器电路，其特征在于，所述第二电流镜可操作为生成所述第一恒定电流。
27.根据权利要求21所述的驱动器电路，其特征在于，还包括耦合到所述栅极端子的栅极电阻器。
28.根据权利要求21所述的驱动器电路，其特征在于，还包括耦合到所述栅极端子的第三电容器，所述第三电容器与所述第二电路并联耦合。
29.根据权利要求21所述的驱动器电路，其特征在于，还包括耦合到所述栅极端子的第二晶体管。
30.根据权利要求29所述的驱动器电路，其特征在于，还包括与所述第二晶体管串联耦合的第二电阻器，所述第二电阻器和所述第二晶体管与所述第二电路并联耦合。
31.根据权利要求21所述的驱动器电路，其特征在于，还包括耦合到所述驱动器晶体管的源极端子的输出总线。
32.根据权利要求31所述的驱动器电路，其特征在于，还包括耦合在所述源极端子与所述输出总线之间的第一二极管。
33.根据权利要求31所述的驱动器电路，其特征在于，还包括串联耦合在所述输出总线与电压源之间的第二二极管和上拉电阻器。
34.根据权利要求21所述的驱动器电路，其特征在于，所述第一电路还包括耦合到所述第一电容器的第四电阻器。
35.根据权利要求21所述的驱动器电路，其特征在于，所述第二电路还包括耦合到所述第二电容器的第五电阻器。
专利摘要本实用新型提供一种本地互连网络(LIN)驱动器电路，其采用了施加到与LIN总线耦合的驱动器晶体管的栅极的充电/放电电流。充电电流包括恒定充电电流与附加的柔和的充电电流，而放电电流包括恒定放电电流与附加的柔和的放电电流。由于柔和的充电/放电部件，LIN总线上的电磁发射有显著减小。
文档编号G05B19/04GK202486528SQ201120576919
公开日2012年10月10日 申请日期2011年12月30日 优先权日2011年12月30日
发明者尹小平, 沈慧 申请人:意法半导体研发(上海)有限公司