带隙基准电路的制作方法

本发明涉及集成电路技术领域，特别涉及一种带隙基准电路。

背景技术：

带隙基准电路具有低温度系数、低电源电压以及可与标准cmos工艺兼容等优点，被广泛应用于数/模转换、模/数转换、存储器以及开关电源等数模混合电路系统中。带隙基准电路输出电压的稳定性以及抗噪声能力是影响各种应用系统精度的关键因素，随着应用系统精度的提高，对带隙基准电路的温度、电压和工艺的稳定性要求也越来越高。

带隙基准电路的工作原理是根据硅材料的带隙电压与温度无关的特性，利用双极型晶体管的基极-发射极电压的负温度系数与不同电流密度下两个双极型晶体管基极-发射极电压的差值的正温度系数相互补偿，使输出的电压达到很低的温度漂移。

现有技术中的带隙基准电路参考图1中所示，包括产生单元1、启动单元2以及输出单元3，当运算放大器的输出端n3的电压v3为高电位时，运算放大器的输入端n1、n2的电压v1、v2为低电位，运算放大器不能正常工作，使得产生单元1不能启动，因此，产生单元1需要连接启动单元2，用于在放大器不能正常工作时启动产生单元1。启动单元2包括晶体管m3、m4、m5和m6，当输出端n3的电压v3为高电位时，晶体管m5、m6打开，将晶体管m3的栅极电位拉低，使得晶体管m3打开，输入端n2的电压v2随之升高，运算放大器开始工作，使得输出端n3的电压v3下降，输入端n1的电压v1上升，最终运算放大器的输入端n1、n2的电压v1、v2以及输出端n3的电压v3达到稳定，产生单元1启动，并通过输出单元3中的晶体管m6的漏极连接的输出端out输出参考电压vref。

图2为图1中的带隙基准电路的温度特性曲线，其中，横坐标为带隙基准 电路的工作温度，纵坐标为输出的参考电压vref，从图中可以看出，随着工作温度的变化，带隙基准电路的参考电压vref变化很小，为526μv。

图3为图1中的带隙基准电路的仿真图，分别包括对v1、v2、v3、vref的电压与时间的关系，v1、v2达到稳定所需要的时间为1.07μs，vref达到稳定所需要的时间为2μs。

结合上述分析可知，现有技术中对带隙基准电路的启动还存在改进的空间。

技术实现要素：

本发明的目的在于，提供一种带隙基准电路，解决现有技术中的带隙基准电路的启动速率慢的问题。

为解决上述技术问题，本发明提供一种带隙基准电路，包括产生单元、启动单元和输出单元：

所述产生单元包括一运算放大器，所述运算放大器包括第一输入端、第二输入端和输出端；

所述启动单元包括一反相器、第一反馈支路以及第二反馈支路，所述反相器的输入端连接所述运算放大器的输出端，所述第一反馈支路连接所述反相器的输出端、所述运算放大器的输出端以及所述运算放大器的第一输入端，所述第二反馈支路连接所述反相器的输出端、所述运算放大器的输出端以及所述运算放大器的第二输入端；

所述输出单元连接所述运算放大器的输出端，并输出一参考电压。

可选的，所述产生单元还包括第一pmos晶体管、第二pmos晶体管、第一三极管以及第二三极管，所述第一pmos晶体管的栅极连接所述运算放大器的输出端，源极连接第一电源端，漏极连接所述运算放大器的第一输入端，所述第二pmos晶体管的栅极连接所述运算放大器的输出端，源极连接所述第一电源端，漏极连接所述运算放大器的第二输入端，所述第一三极管的发射极连接所述第一输入端，集电极和基极连接第二电源端，所述第二三极管的发射极连接所述第二输入端，集电极和基极连接第二电源端。

可选的，所述运算放大器的第一输入端与所述第一三极管的发射极之间连接一第一电阻。

可选的，所述运算放大器的第一输入端与所述第二电源端之间连接一第二电阻。

可选的，所述运算放大器的第二输入端与所述第二电源端之间连接一第三电阻。

可选的，所述第一三极管为pnp三极管，所述第二三极管为pnp三极管。

可选的，所述第一电源端为所述带隙基准电路的工作电压，第二电源端为接地端。

可选的，所述第一反馈支路包括一第三pmos晶体管，所述第三pmos晶体管的栅极连接所述反相器的输出端，源极连接所述运算放大器的输出端，漏极连接所述运算放大器的第一输入端。

可选的，所述第二反馈支路包括一第四pmos晶体管，所述第四pmos晶体管的栅极连接所述反相器的输出端，源极连接所述运算放大器的输出端，漏极连接所述运算放大器的第二输入端。

可选的，所述输出单元包括一第五pmos晶体管，所述第五pmos晶体管的栅极连接所述运算放大器的输出端，源极连接第一电源端，漏极连接带隙基准电压的输出端。

可选的，所述第五pmos晶体管的漏极与所述第二电源端之间连接一第四电阻。

可选的，所述反相器包括第六pmos晶体管和第一nmos晶体管，所述第六nmos晶体管的栅极连接所述运算放大器的输出端，源极连接所述第一电源端，漏极连接所述第一nmos晶体管的源极，所述第一nmos晶体管的栅极连接所述运算放大器的输出端，漏极连接所述第二电源端。

本发明的带隙基准电路，启动单元中包括反相器、第一反馈支路和第二反馈支路，运算放大器的第一输入端、第二输入端为低电位，输出端为高电位，使得运算放大器不能正常工作时，运算放大器的输出端的高电位经过反相器转换为低电位，使得第一反馈支路和第二反馈支路均开启，第一输入端、第二输入端的电位均上升，使得运算放大器工作，运算放大器的输出端的电位逐渐下降，从而使得输出单元开启，输出参考电压。本发明中，带隙基准电路的结构简单，并且，第一反馈支路和第二反馈支路使得第一输入端和第二输入端的电 压同时上升，加快了产生单元的启动时间。

附图说明

图1为现有技术中的带隙基准电路的电路示意图；

图2为现有技术中的带隙基准电路的温度仿真图示意图；

图3为现有技术中的带隙基准电路的仿真图示意图；

图4为本发明一实施例中的带隙基准电路的电路示意图；

图5为本发明一实施例中的带隙基准电路的温度仿真图示意图；

图6为本发明一实施例中的带隙基准电路的仿真图示意图。

具体实施方式

下面将结合示意图对本发明的带隙基准电路进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

本发明的核心思想在于，提供一种带隙基准电路，包括产生单元、启动单元以及输出单元。启动单元中包括反相器、第一反馈支路和第二反馈支路，运算放大器的第一输入端、第二输入端为低电位，输出端为高电位，使得运算放大器不能正常工作时，运算放大器的输出端的高电位经过反相器转换为低电位，使得第一反馈支路和第二反馈支路均开启，使得第一输入端、第二输入端的电位均上升，使得运算放大器工作，运算放大器的输出端的电位逐渐下降，从而使得输出单元开启，输出参考电压。

以下结合图3～图6对本发明的带隙基准电路进行详细的描述。参考图3所示，本发明的带隙基准电路包括依次连接的产生单元10、启动单元20以及输出单元30。

所述产生单元10包括一运算放大器11，所述运算放大器11包括第一输入端n11、第二输入端n12和输出端n13，运算放大器11本身的反馈使得第一输入端n11、第二输入端n12和输出端n13的电压维持稳定状态。所述产生单元10还包括第一pmos晶体管mp1、第二pmos晶体管mp2、第一三极管q1、 第二三极管q2、第一电阻r1、第二电阻r2以及第三电阻r3。其中，所述第一pmos晶体管mp1的栅极连接所述运算放大器11的输出端n13，源极连接第一电源端vdd，漏极连接所述运算放大器11的第一输入端n11，所述第二pmos晶体管mp2的栅极连接所述运算放大器11的输出端n13，源极连接所述第一电源端vdd，漏极连接所述运算放大器11的第二输入端n12，所述第一三极管q1的发射极连接所述第一输入端n11，集电极和基极连接第二电源端gnd，所述第二三极管q2的发射极连接所述第二输入端gnd，集电极和基极连接第二电源端gnd。第一电阻r1连接于所述运算放大器11的第一输入端n11与所述第一三极管q1的发射极之间，第二电阻r2连接所述运算放大器11的第一输入端n11与所述第二电源端gnd之间，第三电阻r3连接所述运算放大器11的第二输入端n12与所述第二电源端gnd之间。在本实施例中，第一电源端vdd为带隙基准电路的工作电路，第二电源端gnd为接地端。需要说明的是，所述第一三极管q1为pnp三极管。所述第二三极管q2为pnp三极管，产生单元10根据pnp三极管的基极-发射极电压vbe的负温度系数与不同电流密度下两个三极管基极-发射极电压vbe的差值的正温度系数相互补偿，使输出的电压达到很低的温度漂移。

继续参考图4所示，所述启动单元20包括一反相器21、第一反馈支路和第二反馈支路。所述第一反馈支路22连接所述反相器21的输出端n14、所述运算放大器11的输出端n13以及所述运算放大器11的第一输入端n11，所述第二反馈支路23连接所述反相器21的输出端n14、所述运算放大器11的输出端以及所述运算放大器11的第二输入端n12。

具体的，所述第一反馈支路22包括第三pmos晶体管mp3，第二反馈支路23包括一第四pmos晶体管mp4，所述反相器21的输入端连接所述运算放大器11的输出端n13，所述第三pmos晶体管mp3的栅极连接所述反相器21的输出端n14，源极连接所述运算放大器11的输出端n13，漏极连接所述运算放大器11的第一输入端n11，所述第四pmos晶体管mp4的栅极连接所述反相器21的输出端n14，源极连接所述运算放大器11的输出端n13，漏极连接所述运算放大器11的第二输入端n12。在本发明中，第三pmos晶体管mp3和第四pmos晶体管mp4分别连接运算放大器11的第一输入端n11、第二输入 端n12，作为运算放大器11的两条反馈通路，从而可以提高运算放大器11的反馈速率，更快的达到稳定状态。

本实施例中，所述反相器21包括第六pmos晶体管mp6和第一nmos晶体管mn1，所述第六nmos晶体管mp6的栅极连接所述运算放大器11的输出端n13，源极连接所述第一电源端vdd，漏极连接所述第一nmos晶体管mn1的源极，所述第一nmos晶体管mn1的栅极连接所述运算放大器11的输出端n13，漏极连接所述第二电源端gnd。反相器21在运算放大器11的输出端n13为高电位时，控制第三pmos晶体管mp3、第四pmos晶体管mp4的开启，使得运算放大器11工作。

再次，所述输出单元30连接所述运算放大器11的输出端n13，并输出一参考电压vref。在本实施例中，所述输出单元30包括一第五pmos晶体管mp5，所述第五pmos晶体管mp5的栅极连接所述运算放大器11的输出端n13，源极连接所述第一电源端vdd，漏极连接带隙基准电压的输出端out，输出端out输出参考电压vref。此外，所述第五pmos晶体管mp5的漏极与所述第二电源端gnd之间连接一第四电阻r4。

本发明的带隙基准电路的工作原理如下：当运算放大器11的输出端n13的电压vp为高电位，第一输入端n11、第二输入端n12的电压vx、vy为低电位时，vp的高电位通过反相器21的转换，反相器21的输出端n14为低电位，将第三pmos晶体管mp3以及第四pmos晶体管mp4的栅极电位拉低，使得第三pmos晶体管mp3以及第四pmos晶体管mp4开启，第三pmos晶体管mp3和第四pmos晶体管mp4分别将第一输入端n11和第二输入端n12的电压vx、vy拉高，使得运算放大器11工作，运算放大器11的输出端n13的电压通过运算放大器11向第二电源端gnd端放电，输出端n13的电压vp下降，经过运算放大器11的反馈，使得第一输入端n11的电压vx、第二输入端n12的电压vy以及输出端n13的电压vp达到稳定的状态，产生电路10启动。输出端n13的电压vp下降，将第五pmos晶体管mp5的栅极电位拉低，使得第五pmos晶体管mp5开启，输出参考电压vref。

相对于现有技术中带隙基准电路，本发明中在运算放大器11包括第三mpos晶体管mp3和第四pmos晶体管mp4两条反馈通路，增加了第一输入 端n11的瞬态正反馈通路，使得运算放大器11更快的达到稳定状态，从而提高带隙基准电路的启动时间。

本发明的带隙基准电路的温度曲线参考图5中所示，图5的横坐标为带隙基准电路的工作温度，纵坐标为参考电压vref，从图中可以看出，当工作温度变化时，参考电压verf的变化较小，为524.7μv。

本发明的带隙基准电路中运算放大器11的第一输入端n11、第二输入端n12、输出端n13以及带隙基准电路的输出端out的电压的仿真图参考图6中所示，第一输入端n11的电压vx达到稳定的时间为207.4ns，参考电压vref达到稳定的时间为1.15μs。可见，相对于现有技术中，本发明的带隙基准电路达到稳定的时间大大缩短。

综上所述，本发明的带隙基准电路，包括产生单元、启动单元以及输出单元。启动单元中包括反相器、第三pmos晶体管以及第四pmos晶体管，运算放大器的第一输入端、第二输入端为低电位，输出端为高电位，使得运算放大器不能正常工作时，运算放大器的输出端的高电位经过反相器转换为低电位，使得第三晶体管、第四晶体管的栅极均为低电位，第三晶体管、第四晶体管均打开，使得第一输入端、第二输入端的电位均上升，使得运算放大器工作，运算放大器的输出端的电位逐渐下降，从而使得输出单元开启，输出参考电压。。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。