1.一种基于异构多核架构的导航解算装置，其特征在于：包括：异构多核处理核心，通过输入接口控制芯片与异构多核处理核心连接的传感器输入接口，以及通过输出接口控制芯片与异构多核处理核心连接的数据输出接口；所述异构多核处理核心包括有可编程门阵列FPGA以及ARM双核处理器和DSP双核处理器；
所述可编程门阵列FPGA连接有非易失性存储器和同步静态随机存储器DDR3；所述DSP双核处理器连接有同步静态随机存储器DDR3；
所述可编程门阵列FPGA包括以及连接的输入接口控制单元、信号预处理模块、DSP双核处理器控制模块、显示控制模块、ARM双核处理器控制模块、以及数据输出控制模块；所述DSP双核处理器控制模块还与ARM双核处理器控制模块连接；多个缓存FIFO分别与DSP双核处理器控制模块以及信号预处理模块连接；
数据输入接口控制单元接收输入接口控制芯片送来的图像信息或传感器信息，并将其存入内部缓存；信号预处理模块完成对输入数据的预处理功能，ARM双核处理器控制模块用于控制连接在FPGA内部的ARM处理单元并完成各个数据单元之间的数据交换操作，DSP双核处理器控制模块用于控制连接在该FPGA上的DSP双核处理器及其数据交换操作；显示控制模块用于将处理结果发送给显示电路，它接收来自ARM双核处理器控制模块或DSP双核处理器控制模块送来的结果图像后，通过内设的显示缓存FIFO连接外部显示电路；数据输出控制模块完成处理结果数据的输出；
异构多核处理核心中包含了可编程门阵列FPGA+ARM双核处理器+DSP双核处理器，FPGA和ARM双核处理器封装在同一个芯片中，ARM双核处理器之间通过内部高速总线互联，DSP双核处理器之间通过内部高速互联总线互联，ARM双核处理器与DSP双核处理器之间通过互联总线互联；构成一个高速互联的异构多核处理核心。
2.根据权利要求1所述的一种基于异构多核架构的导航解算装置，其特征在于：传感器输入接口包括图像传感器接口、惯性姿态传感器接口、卫星传感器接口以及AD接口。
3.根据权利要求1所述的一种基于异构多核架构的导航解算装置，其特征在于：ARM双核处理器内部由AXI高速总线互联，内部包含控制命令响应模块，天、惯、卫及其深组合数据融合模块、数据互联模块。
4.根据权利要求1所述的一种基于异构多核架构的导航解算装置，其特征在于：DSP双核处理器包含天文图像处理模块、惯性传感器信号处理模块、卫星信号处理模块、数据互联模块。