本实用新型涉及一种数据采集系统，特别是涉及一种基于FPGA实时控制的高速数据采集系统。
背景技术：
：在工业生产和自动化控制中，经常要对一些模拟量，如温度、压力、液位、频率、速度等进行测量和控制，而数据采集是监测被控对象和控制管理系统的重要技术之一，它们广泛应用于工业生产、交通设备、科学研究及医疗器械等各个领域。通常的实现方法是利用A/D转换器将模拟信号转换为数字信号，然后送给单片机或DSP处理器进行运算和处理。对于低速的A/D和D/A转换器，可以采用单片机或DSP(DigitalSignalProcessor)通信。在高速数据采集方面，当对数据采集的速度、精度要求更高时，比如视频的解码或者编码，单片机和DSP处理器无法应对。采用单片机作为控制器很难满足系统对数据采集系统实时性和同步性的要求；采用DSP作为控制器的成本较高，且过于频繁的中断会使CPU的效率降低，响应速度变差。传统的数据采集系统往往采用单片机或DSP作为控制器，控制模/数转换器（ADC）、存储器和其他外围电路来工作。但由于单片机本身的指令周期以及处理速度的影响，其时钟频率较低，各种功能都要靠软件的运行来实现，软件运行时间在整个采样时间中占有很大的比例，效率较低。技术实现要素：鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种基于FPGA实时控制的高速数据采集系统，用于解决现有技术中存在的上述问题。为实现上述目的及其他相关目的，本实用新型提供如下技术方案：一种基于FPGA实时控制的高速数据采集系统，至少包括：依次连接的前置放大器，高速A/D转换器，FPGA模块，以及ARM处理器；FPGA模块连接有FLASH存储器和SDRAM存储器；所述FPGA模块包括FIFO存储器、数控分频器、FPGA逻辑处理器和串口电路；所述FIFO存储器与所述FPGA逻辑处理器相连，所述FPGA逻辑处理器与所述的数控分频器和串口电路相连，所述串口电路与ARM处理器相连；所述的FIFO存储器、数控分频器均分别与所述高速A/D转换器相连。优选地，所述FPGA模块还连接有JTAG接口。优选地，所述JTAG接口为下载接口。如上所述，本实用新型的基于FPGA实时控制的高速数据采集系统，具有以下有益效果：1）体积小、质量轻、速度快、功耗低、集成度高，以及可靠性高时钟频率高。2）处理速度和采集效率高，且能够很好的解决了采集速度过高与时序同步的问题。附图说明图1显示为本实用新型的基于FPGA实时控制的高速数据采集系统示意图。元件标号说明1前置放大器2高速A/D转换器3FPGA模块31FIFO存储器32数控分频器33FPGA逻辑处理器34串口电路4ARM处理器5FLASH存储器6SDRAM存储器7JTAG接口具体实施方式以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。请参阅图1。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容所能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。如图1所示，本实用新型提供一种基于FPGA实时控制的高速数据采集系统，至少包括：依次连接的前置放大器1，高速A/D转换器2，FPGA模块3，以及ARM处理器4；FPGA模块3连接有FLASH存储器5和SDRAM存储器6；所述FPGA模块3包括FIFO存储器31、数控分频器32、FPGA逻辑处理器33和串口电路34；所述FIFO存储器31与所述FPGA逻辑处理器33相连，所述FPGA逻辑处理器33与所述的数控分频器32和串口电路34相连，所述串口电路34与ARM处理器4相连；所述的FIFO存储器31、数控分频器32均分别与所述高速A/D转换器2相连。作为本实用新型的进一步改进，所述FPGA模块3还连接有JTAG接口7。优选地，所述JTAG接口7为下载接口。参考图1，本实用新型的基于FPGA实时控制的高速数据采集系统在时序数字逻辑设计上充分利用FPGA模块3中丰富的时序资源，如PLL锁相环、触发器，FIFO缓冲器、计数器等，能够方便的完成对系统输入输出时钟的精确控制，以及根据系统需要对各处时序延时进行修正。具体地，前置放大器1，高速A/D转换器2主要实现信号的前置放大、调理及数模转换；以FPGA模块3为核心的系统控制电路，主要实现对采集电路的控制和数据的缓存，同时实现对后面数据传输的控制以保证高速传输数据；串口电路34主要完成FPGA模块3和ARM处理器4的数据传输和信息交换，即当ARM处理器4发出控制信息时，控制信息通过串口电路34被传给FPGA模块3，FPGA模块3则根据这些控制信息完成对高速A/D转换器2的控制以及数据的传输。与现有技术相比,本实用新型的FPGA实时控制的高速数据采集系统具有的优点:体积小、质量轻、速度快、功耗低、集成度高、可靠性高、管脚资源丰富、时钟频率高、编程配置灵活、易于重构、开发周期短，设计费用低因，以及采用FPGA作为控制数据采集系统的核心芯片，其主要工作就是完成对模拟信号采集、缓存以及逻辑处理的控制；这样做不仅实现了处理速度和采集效率的提高，而且很好的解决了采集速度过高与时序同步的问题。综上所述，本实用新型提供基于FPGA实时控制的高速数据采集系统，其不仅体积小、质量轻、速度快、功耗低、集成度高，以及可靠性高时钟频率高，而且处理速度和采集效率高，能够很好的解决了采集速度过高与时序同步的问题。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属
技术领域：
中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。当前第1页1 2 3