1.一种防止可控硅误触发电路，其特征在于，应用于智能床垫控制电路中，所述智能床垫控制电路包括处理器和插座，所述防止可控硅误触发电路包括：N沟道MOS管和双向可控硅，所述N沟道MOS管的栅极用于与所述处理器的第一管脚连接，所述N沟道MOS管的漏极与所述双向可控硅的控制端连接，所述N沟道MOS管的漏极还用于与所述处理器的第二管脚连接，所述N沟道MOS管的源极与所述双向可控硅的一端连接，所述N沟道MOS管的漏极还接地，所述双向可控硅的另一端用于与所述插座的第一插针连接，所述双向可控硅的一端还用于与所述插座的第二插针连接。
2.根据权利要求1所述的防止可控硅误触发电路，其特征在于，所述防止可控硅误触发电路还包括：第一电阻，所述第一电阻的一端与所述双向可控硅的一端连接，所述第一电阻的另一端与所述双向可控硅的控制端连接。
3.根据权利要求1所述的防止可控硅误触发电路，其特征在于，所述防止可控硅误触发电路还包括：第二电阻，所述N沟道MOS管的栅极通过所述第二电阻与所述处理器连接。
4.根据权利要求1所述的防止可控硅误触发电路，其特征在于，所述防止可控硅误触发电路还包括：第三电阻，所述N沟道MOS管的漏极通过所述第三电阻与所述处理器连接。
5.根据权利要求1所述的防止可控硅误触发电路，其特征在于，所述防止可控硅误触发电路还包括：发光二极管，所述N沟道MOS管的漏极还通过所述发光二极管接地。
6.根据权利要求5所述的防止可控硅误触发电路，其特征在于，所述防止可控硅误触发电路还包括：第四电阻，所述N沟道MOS管的漏极还通过所述发光二极管与所述第四电阻串联后接地。
7.根据权利要求1－6任意一项所述的防止可控硅误触发电路，其特征在于，所述防止可控硅误触发电路还包括：寄生二极管，所述寄生二极管的一端与所述N沟道MOS管的源极连接，所述寄生二极管的另一端与所述N沟道MOS管的漏极连接。
8.一种智能床垫控制电路，其特征在于，包括：阻容降压电路、处理器、插座和如权利要求1－7任意一项所述的防止可控硅误触发电路，所述防止可控硅误触发电路中的N沟道MOS管的栅极与所述处理器的第一管脚连接，所述N沟道MOS管的漏极与所述处理器的第一管脚连接，所述防止可控硅误触发电路中的双向可控硅的一端还与所述插座的第二插针连接，所述双向可控硅的另一端与所述插座的第一插针连接；所述阻容降压电路包括：第一电容、第二电容、第五电阻、第一二极管、第二二极管和第三二极管，所述第一电容并联在所述第五电阻的两端，所述第一电容的一端与所述插座的第三插针连接，所述第一电容的另一端分别与所述第一二极管的正极和所述第二二极管的负极连接，所述第一二极管的负极分别与所述第二电容的一端和所述第三二极管的一端连接，所述第二二极管的正极分别与所述第二电容的另一端、所述第三二极管的另一端和所述插座的第二插针连接，所述第二二极管的正极还接地。
9.根据权利要求8所述的智能床垫控制电路，其特征在于，还包括：第六电阻和第三电容，所述第六电阻与所述第五电阻串联后并联在所述第一电容的两端，所述第三电容并联在所述第一电容的两端。
10.根据权利要求8所述的智能床垫控制电路，其特征在于，还包括：第七电阻、第八电阻、第四电容、第五电容和第六电容，所述第一二极管的负极经所述第七电阻与所述第八电阻串联后与所述第三二极管的一端连接，所述第四电容、所述第五电容和所述第六电容均并联在所述第三二极管的两端。