一种带隙基准电压源及电子设备的制作方法

本申请涉及集成电路技术领域，更具体地说，涉及一种带隙基准电压源及电子设备。

背景技术：

基准电压源作为集成电路中不可缺少的基本模块，广泛用于放大器、模数转换器、数模转换器、射频、传感器和电源管理芯片中。基准电压源包括基于齐纳二极管反向击穿特性的电压基准、基于PN结正向导通特性的电压基准和带隙基准等多种实现方式，其中带隙基准具有高精度、低温漂和高电源抑制比等优点，得到了广泛应用。

现有技术中的带隙基准电压源可以通过调整电路的参数来得到零温度系数的带隙基准电压源。但这种带隙基准电压源的输出为高阻抗节点，使得电路的次极点较小，因此，如果想要补偿该次极点，就需要比较大的补偿电容。由此可见，这种传统的带隙基准电压源结构的次极点位置在较低频处，环路补偿比较困难，单位增益带宽(Gain–Band Width，GBW)较低，所需补偿电容面积较大。

技术实现要素：

为解决上述技术问题，本申请提供了一种带隙基准电压源及电子设备，以实现降低带隙基准电压源环路补偿难度、提升单位增益带宽且降低所需的补偿电容的目的。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种带隙基准电压源，包括：启动模块和带隙核心模块；其中，

所述启动模块包括第一晶体管、第二晶体管、第三晶体管和第一电阻；所述第一晶体管的控制极用于接收所述带隙基准电压源的输出电压作为偏置电压，所述第一晶体管的输出极与所述第二晶体管的输出极、第二晶体管的控制极、第三晶体管的控制极以及第一电阻的一端连接；所述第一晶体管的输入极与所述第二晶体管的输出极以及第四按晶体管的输出极连接，作为所述启动模块的接地端；

所述第一电阻远离所述第一晶体管的一端作为所述启动模块的输入端，所述第三晶体管的输出极作为所述启动模块的输出端；

所述带隙核心模块包括第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、运算放大器、分压单元、第二电阻、第一电容和第二电容；

所述第四晶体管的输入极与所述第五晶体管的输入极、以及所述启动模块的输入端连接，用于接收工作电压；所述第四晶体管的控制极与所述第五晶体管的控制极、第五晶体管的输出极、第六晶体管的输出极以及所述启动模块的输出端连接；所述第六晶体管的控制极与所述第二电阻的一端以及所述运算放大器的偏置输入端连接，所述第六晶体管的输入极与所述分压单元的输入端以及第一电容的一端连接，作为所述带隙基准电压源的输出端，所述第二电容远离所述第六晶体管的一端接地；

所述第二电阻远离所述运算放大器的一端与所述第二电容连接，所述第二电容远离所述第二电阻一端与所述第七晶体管的控制极、第七晶体管的输出极、第八晶体管的控制极和第八晶体管的输出极均连接；

所述运算放大器的第一输入端与所述分压单元的第一输出端以及所述第七晶体管的输入极均连接，所述运算放大器的第二输入端与所述分压单元的第二输出端连接；

所述分压单元的第三输出端与所述第八晶体管的输入极连接。

可选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管均为场效应晶体管；

所述第七晶体管和第八晶体管均为三极管。

可选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管的控制极为栅极；

所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管的输出极为漏极；

所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管的的输入极为源极；

所述第七晶体管和第八晶体管的控制极为基极；

所述第七晶体管和第八晶体管的输出极为集电极；

所述第七晶体管和第八晶体管的输入极为发射极。

可选的，所述第一晶体管、第二晶体管、第三晶体管和第六晶体管均为第一型场效应晶体管；

所述第四晶体管和第五晶体管均为第二型场效应晶体管；

所述第七晶体管和第八晶体管均为第二型三极管。

可选的，所述第一晶体管、第二晶体管、第三晶体管和第六晶体管均为N型场效应晶体管；

所述第四晶体管和第五晶体管均为P型场效应晶体管；

所述第七晶体管和第八晶体管均为P型三极管。

可选的，所述分压单元包括：第三电阻、第四电阻、第五电阻、第六电阻和第七电阻；其中，

所述第三电阻和第四电阻串接，所述第三电阻远离第十电阻一端作为所述分压单元的输入端；

所述第四电阻远离所述第三电阻一端与所述第五电阻和第六电阻的一端均连接；

所述第五电阻远离所述第四电阻一端作为所述分压单元的第一输出端；

所述第六电阻远离所述第四电阻一端与所述第七电阻的一端连接，作为所述分压单元的第二输出端；

所述第七电阻远离所述第六电阻一端作为所述分压单元的第三输出端。

一种电子设备，包括如上述任一实施例所述的带隙基准电压源。

从上述技术方案可以看出，本申请实施例提供了一种带隙基准电压源及电子设备，其中，所述带隙基准电压源由启动模块和带隙核心模块构成，在工作过程中，当带隙基准电压源的供电电压源开始上电时，带隙基准电压源的输出电压在上电初始阶段尚未建立，第一晶体管关断；当带隙基准电压源的输出电压上升到大于第一晶体管的阈值电压时，第一晶体管导通，所述启动模块关闭，带隙基准电压源的输出电压脱离了零简并点，进入到稳定的工作状态。由于所述带隙基准电压源中的运算放大器的输出端接在了作为源极跟随器的第六晶体管的控制极，且产生了第一电流，该第一电流通过第四晶体管和第五晶体管的镜像后为运算放大器提供偏置电流，省去了现有技术中的带隙基准电压源的偏置电流产生电路。

并且由电路工作原理可得，所述带隙基准电压源在环路补偿时，若使所述带隙基准电压源的次极点等于零点，则达到稳定条件所需的第二电容值远远小于现有技术中的带隙基准电压源所需的补偿电容，由此可得本申请实施例提供的带隙基准电压源的主极点远大于现有技术中的带隙基准电压源的主极点，因此本申请实施例提供的带隙基准电压源可以有效提高环路带宽，实现降低带隙基准电压源环路补偿难度、提升单位增益带宽且降低所需的补偿电容的目的。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的带隙基准电压源的电路结构示意图；

图2为本申请的一个实施例提供的一种带隙基准电压源的电路结构示意图。

具体实施方式

正如背景技术所述，现有技术中的带隙基准电压源结构的次极点位置在较低频处，环路补偿比较困难，单位增益带宽(Gain–Band Width，GBW)较低，所需补偿电容面积较大。下面对具体原因进行说明。

参考图1，图1为现有技术中的带隙基准电压源的电路结构示意图，该带隙基准电压源由第一晶体管M1、第二晶体管M2、第三晶体管M3、运算放大器OP、第一电容C1、第二电容C2、第四晶体管Q1、第五晶体管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5构成，具体连接关系参考图1；其中，第一晶体管M1、第二晶体管M2、第三晶体管M3为场效应晶体管，第四晶体管Q1和第五晶体管Q2为三极管；第一晶体管M1和第二晶体管M2为P型场效应晶体管，第三晶体管M3为N型场效应晶体管；第四晶体管Q1和第五晶体管Q2均为P型三极管；图1中GND表示接地。

在图1所示的电路结构中，利用第四晶体管Q1和第五晶体管Q2的发射极-基极电压VEB的差值ΔVEB来产生正温度系数的电压，利用第四晶体管Q1的发射极-基极电压VEB来产生负温度系数的电压。其中第四晶体管Q1和第五晶体管Q2的发射结面积之比为1:8，第一晶体管M1和第二晶体管M2的宽长比为1:1，第二电阻R2和第三电阻R3的阻值比为1:1。则该带隙基准电压源的带隙基准电压VBG的表达式为：

其中，VEB_Q1表示第四晶体管Q1的发射极-基极的电压VEB产生的负温度系数的电压，VT表示第四晶体管Q1和第五晶体管Q2的发射极-基极电压VEB的差值产生的正温度系数的电压；VEB_Q1的负温度系数约为-2mV/℃，VT的正温度系数约为+0.085，通过选取合适的第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4的阻值，可以得到零温度系数的带隙基准电压源。

从环路稳定性分析，这种传统的带隙基准电压源的主极点在OP的输出VOP端，次极点在带隙基准的输出VBG端，零极点分布如下：

其中，Pd1表示带隙基准电压源的主极点，Pnd1表示带隙基准电压源的次极点，z表示带隙基准电压源的零点，RO,OP表示运算放大器OP的等效输出阻抗，RO,BG表示带隙基准电压源的等效输出阻抗，C1表示第一电容C1的电容值，C2表示第二电容C2的电容值，R5表示第五电阻R5的电阻值。要使环路AC特性稳定，就要在单位增益带宽(Gain–Band Width，GBW)的带宽范围内具有单极点特性，因此通常的补偿策略是使零点等于次极点，这样改环路GBW频率范围内为主极点为Pd的单极点稳定系统。

但该结构中，带隙基准电压源的输出为高阻抗节点，即RO,BG较大，这样次极点Pnd1较小，因此要想补偿该次极点，就需要比较大的第一电容C1作为补偿电容。由此可见，这种传统的结构的次极点位置在较低频处，环路补偿比较困难，GBW带宽较低，所需补偿电容面积较大。

有鉴于此，本申请实施例提供了一种带隙基准电压源，所述带隙基准电压源由启动模块和带隙核心模块构成，在工作过程中，当带隙基准电压源的供电电压源开始上电时，带隙基准电压源的输出电压在上电初始阶段尚未建立，第一晶体管关断；当带隙基准电压源的输出电压上升到大于第一晶体管的阈值电压时，第一晶体管导通，所述启动模块关闭，带隙基准电压源的输出电压脱离了零简并点，进入到稳定的工作状态。由于所述带隙基准电压源中的运算放大器的输出端接在了作为源极跟随器的第六晶体管的控制极，且产生了第一电流，该第一电流通过第四晶体管和第五晶体管的镜像后为运算放大器提供偏置电流，省去了现有技术中的带隙基准电压源的偏置电流产生电路。

并且由电路工作原理可得，在本申请实施例提供的带隙基准电压源中，零极点分布如下：

其中，Pd＝Pd2表示所述带隙基准电压源的主极点，Pnd＝Pnd2表示带隙基准电压源的次极点，z1表示带隙基准电压源的零点，RO,OP表示所述运算放大器的等效输出阻抗，RO,BG表示所述带隙基准电压源的等效输出阻抗，C1表示第一电容的电容值，C2表示第二电容的电容值，R2表示所述第二电阻的电阻值；gm6表示第六晶体管的等效跨导，且gm6＝RO,BG，因此由公式(5)可得，本申请实施例提供的带隙基准电压源的次极点Pd2远大于图1所示的带隙基准电压源的次极点Pd1，在环路补偿时，若使所述带隙基准电压源的次极点Pd2等于零点z1，则达到稳定条件所需的第二电容值远远小于现有技术中的带隙基准电压源所需的补偿电容，由此可得本申请实施例提供的带隙基准电压源的主极点Pd2远大于现有技术中的带隙基准电压源的主极点Pd1，所以可得：

GBW2＝Pd2×ALOOP2>GBW1＝Pd1×ALOOP1 (7)

公式(7)中，ALOOP2表示本申请实施例提供的带隙基准电压源的环路增益，ALOOP1表示图1所示的带隙基准电压源的环路增益。由公式(7)可得，本申请实施例提供的带隙基准电压源可以有效提高环路增益。并且本申请实施例提供的带隙基准电压源具有很好的抗工艺波动性能。这种电路具有高带宽、高电源抑制比、自偏置和很好的抗工艺波动等特性。

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本说明书所提及的“实施例”或类似用语表示与实施例有关的特性、结构或特征，包括在本实用新型的至少一实施例中。因此，本说明书所出现的用语“在一实施例中”、“在实施例中”以及类似用语可能但不必然都指向相同实施例。

本申请实施例提供了一种带隙基准电压源，如图2所示，包括：启动模块10和带隙核心模块20；其中，

所述启动模块10包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第一电阻R1；所述第一晶体管M1的控制极用于接收所述带隙基准电压源的输出电压作为偏置电压，所述第一晶体管M1的输出极与所述第二晶体管M2的输出极、第二晶体管M2的控制极、第三晶体管M3的控制极以及第一电阻R1的一端连接；所述第一晶体管M1的输入极与所述第二晶体管M2的输出极以及第四按晶体管的输出极连接，作为所述启动模块10的接地端；

所述第一电阻R1远离所述第一晶体管M1的一端作为所述启动模块10的输入端，所述第三晶体管M3的输出极作为所述启动模块10的输出端；

所述带隙核心模块20包括第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管Q1、第八晶体管Q2、运算放大器OP、分压单元21、第二电阻R2、第一电容C1和第二电容C2；

所述第四晶体管M4的输入极与所述第五晶体管M5的输入极、以及所述启动模块10的输入端连接，用于接收工作电压；所述第四晶体管M4的控制极与所述第五晶体管M5的控制极、第五晶体管M5的输出极、第六晶体管M6的输出极以及所述启动模块10的输出端连接；所述第六晶体管M6的控制极与所述第二电阻R2的一端以及所述运算放大器OP的偏置输入端连接，所述第六晶体管M6的输入极与所述分压单元21的输入端以及第一电容C1的一端连接，作为所述带隙基准电压源的输出端，所述第二电容C2远离所述第六晶体管M6的一端接地；

所述第二电阻R2远离所述运算放大器OP的一端与所述第二电容C2连接，所述第二电容C2远离所述第二电阻R2一端与所述第七晶体管Q1的控制极、第七晶体管Q1的输出极、第八晶体管Q2的控制极和第八晶体管Q2的输出极均连接；

所述运算放大器OP的第一输入端与所述分压单元21的第一输出端以及所述第七晶体管Q1的输入极均连接，所述运算放大器OP的第二输入端与所述分压单元21的第二输出端连接；

所述分压单元21的第三输出端与所述第八晶体管Q2的输入极连接。

图1中，VBG表示所述带隙基准电压源的输出电压，GND表示接地，VDD表示工作电压。

所述带隙基准电压源由启动模块10和带隙核心模块20构成，在工作过程中，当带隙基准电压源的供电电压源开始上电时，带隙基准电压源的输出电压在上电初始阶段尚未建立，第一晶体管M1关断；当带隙基准电压源的输出电压上升到大于第一晶体管M1的阈值电压时，第一晶体管M1导通，所述启动模块10关闭，带隙基准电压源的输出电压脱离了零简并点，进入到稳定的工作状态。由于所述带隙基准电压源中的运算放大器OP的输出端接在了作为源极跟随器的第六晶体管M6的控制极，且产生了第一电流，该第一电流通过第四晶体管M4和第五晶体管M5的镜像后为运算放大器OP提供偏置电流，省去了现有技术中的带隙基准电压源的偏置电流产生电路。

并且由电路工作原理可得，在本申请实施例提供的带隙基准电压源中，零极点分布如下：

其中，Pd＝Pd2表示所述带隙基准电压源的主极点，Pnd＝Pnd2表示带隙基准电压源的次极点，z1表示带隙基准电压源的零点，RO,OP表示所述运算放大器OP的等效输出阻抗，RO,BG表示所述带隙基准电压源的等效输出阻抗，C1表示第一电容C1的电容值，C2表示第二电容C2的电容值，R2表示所述第二电阻R2的电阻值；gm6表示第六晶体管M6的等效跨导，且gm6＝RO,BG，因此由公式(5)可得，本申请实施例提供的带隙基准电压源的次极点Pd2远大于图1所示的带隙基准电压源的次极点Pd1，在环路补偿时，若使所述带隙基准电压源的次极点Pd2等于零点z1，则达到稳定条件所需的第二电容C2值远远小于现有技术中的带隙基准电压源所需的补偿电容，由此可得本申请实施例提供的带隙基准电压源的主极点Pd2远大于现有技术中的带隙基准电压源的主极点Pd1，所以可得：

GBW2＝Pd2×ALOOP2>GBW1＝Pd1×ALOOP1 (7)

公式(7)中，ALOOP2表示本申请实施例提供的带隙基准电压源的环路增益，ALOOP1表示图1所示的带隙基准电压源的环路增益。由公式(7)可得，本申请实施例提供的带隙基准电压源可以有效提高环路增益。并且本申请实施例提供的带隙基准电压源具有很好的抗工艺波动性能。这种电路具有高带宽、高电源抑制比、自偏置和很好的抗工艺波动等特性。

可选的，仍然参考图2，所述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为场效应晶体管；

所述第七晶体管Q1和第八晶体管Q2均为三极管。

相应的，所述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的控制极为栅极；

所述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的输出极为漏极；

所述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的的输入极为源极；

所述第七晶体管Q1和第八晶体管Q2的控制极为基极；

所述第七晶体管Q1和第八晶体管Q2的输出极为集电极；

所述第七晶体管Q1和第八晶体管Q2的输入极为发射极。

在上述实施例的基础上，在本申请的另一个实施例中，所述第一晶体管M1、第二晶体管M2、第三晶体管M3和第六晶体管M6均为第一型场效应晶体管；

所述第四晶体管M4和第五晶体管M5均为第二型场效应晶体管；

所述第七晶体管Q1和第八晶体管Q2均为第二型三极管。

可选的，所述第一晶体管M1、第二晶体管M2、第三晶体管M3和第六晶体管M6均为N型场效应晶体管；

所述第四晶体管M4和第五晶体管M5均为P型场效应晶体管；

所述第七晶体管Q1和第八晶体管Q2均为P型三极管。

在上述实施例的基础上，在本申请的又一个实施例中，仍然参考图2，所述分压单元21包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻；其中，

所述第三电阻R3和第四电阻R4串接，所述第三电阻R3远离第十电阻一端作为所述分压单元21的输入端；

所述第四电阻R4远离所述第三电阻R3一端与所述第五电阻R5和第六电阻R6的一端均连接；

所述第五电阻R5远离所述第四电阻R4一端作为所述分压单元21的第一输出端；

所述第六电阻R6远离所述第四电阻R4一端与所述第七电阻的一端连接，作为所述分压单元21的第二输出端；

所述第七电阻远离所述第六电阻R6一端作为所述分压单元21的第三输出端。

相应的，本申请实施例还提供了一种电子设备，包括如上述任一实施例所述的带隙基准电压源。

综上所述，本申请实施例提供了一种带隙基准电压源及电子设备，其中，所述带隙基准电压源由启动模块10和带隙核心模块20构成，在工作过程中，当带隙基准电压源的供电电压源开始上电时，带隙基准电压源的输出电压在上电初始阶段尚未建立，第一晶体管M1关断；当带隙基准电压源的输出电压上升到大于第一晶体管M1的阈值电压时，第一晶体管M1导通，所述启动模块10关闭，带隙基准电压源的输出电压脱离了零简并点，进入到稳定的工作状态。由于所述带隙基准电压源中的运算放大器OP的输出端接在了作为源极跟随器的第六晶体管M6的控制极，且产生了第一电流，该第一电流通过第四晶体管M4和第五晶体管M5的镜像后为运算放大器OP提供偏置电流，省去了现有技术中的带隙基准电压源的偏置电流产生电路。

并且由电路工作原理可得，在本申请实施例提供的带隙基准电压源中，零极点分布如下：

其中，Pd＝Pd2表示所述带隙基准电压源的主极点，Pnd＝Pnd2表示带隙基准电压源的次极点，z1表示带隙基准电压源的零点，RO,OP表示所述运算放大器OP的等效输出阻抗，RO,BG表示所述带隙基准电压源的等效输出阻抗，C1表示第一电容C1的电容值，C2表示第二电容C2的电容值，R2表示所述第二电阻R2的电阻值；gm6表示第六晶体管M6的等效跨导，且gm6＝RO,BG，因此由公式(5)可得，本申请实施例提供的带隙基准电压源的次极点Pd2远大于图1所示的带隙基准电压源的次极点Pd1，在环路补偿时，若使所述带隙基准电压源的次极点Pd2等于零点z1，则达到稳定条件所需的第二电容C2值远远小于现有技术中的带隙基准电压源所需的补偿电容，由此可得本申请实施例提供的带隙基准电压源的主极点Pd2远大于现有技术中的带隙基准电压源的主极点Pd1，所以可得：

GBW2＝Pd2×ALOOP2>GBW1＝Pd1×ALOOP1 (7)

公式(7)中，ALOOP2表示本申请实施例提供的带隙基准电压源的环路增益，ALOOP1表示图1所示的带隙基准电压源的环路增益。由公式(7)可得，本申请实施例提供的带隙基准电压源可以有效提高环路增益。并且本申请实施例提供的带隙基准电压源具有很好的抗工艺波动性能。这种电路具有高带宽、高电源抑制比、自偏置和很好的抗工艺波动等特性。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。对于实施例公开的封装方法而言，由于其与实施例公开的封装结构相对应，所以描述的比较简单，相关之处参见封装结构相应部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。