可以采用 其他类型的总线。扩展模块2采用级联方式，每个扩展模块均是独立的个体，也没有优先顺 序，但每个扩展模块2具备独立的地址，在一个例子中，PLC可以级联8个扩展模块。在该 扩展总线系统中，PLC充当主机角色，扩展模块充当从机角色，总线接口包括扩展总线时钟、 扩展总线数据及地址线等。其中扩展总线时钟由PLC主导发出，扩展模块按该扩展总线时 钟的节拍进行数据交换。在一些例子中，该时钟频率可以达到55MHz甚至更高。具体地，每 个扩展模块2提供两个独立的总线接口，一个为前总线接口，向前连接前面的扩展模块2或 PLC1，另一个为后总线接口，向后连接后面的扩展模块2。最后一个扩展模块2的后总线接 口不连接。
[0019] 如图2所示，示出了图1中PLC的一个实施例的结构示意图。从中可以看出，该 PLCl包括： 微处理器10,用于执行PLC控制系统的系统应用程序循环，并控制与所述多个扩展模 块2的通信； 第一扩展总线收发器12,用于经由PLCl的后总线接口与多个扩展模块中第一级扩展 模块交换数据。
[0020] 请一并参考图3所示，示出了 PLC的扩展总线电路具体电路结构示意图。从中可以 看出，在一个实施例中，PLCl中的微处理器10可以采用CPLD芯片（图中为LCMX02-1200)， 而第一扩展总线收发器12采用两个SN65MLVD201D芯片。可以理解的，上述的芯片型号仅 为举例，在其他的实施例中当可以选择具有类似功能的芯片。
[0021] 如图4所示，示出了图1中扩展模块的一个实施例的结构示意图。从中可以看出， 每一扩展模块2均包括： 扩展微处理器20,用于控制与PLCl之间的通信； 第二扩展总线收发器22,用于经由本级前端总线接口与上一级扩展模块2或PLCl交换 数据；以及用于经由本级后端总线接口与后一级扩展模块2交换数据。
[0022] 请一并参考图5所示，示出了扩展模块的扩展总线电路具体电路结构示意图。从 中可以看出，在一个实施例中，扩展模块2中的扩展微处理器20可以采用CPLD芯片（图中 为LCMX02-1200)，而第二扩展总线收发器22采用两个SN65MLVD201D芯片。可以理解的，上 述的芯片型号仅为举例，在其他的实施例中当可以选择具有类似功能的芯片。
[0023] 如图6所示，示出了图2中微处理器的一个实施例的结构示意图；在该实施例中， 该PLCl的微处理器10进一步包括： 锁相环单元100,用于对输入时钟进行倍频处理，生成扩展总线时钟以及采样时钟，其 中，采样时钟的频率为所述扩展总线时钟的频率的固定倍(如3倍)。
[0024] 例如，在一个例子中，PLC的微处理器10 (CPLD芯片）的输入时钟为20M，通过微 处理器10锁相环单元100进行倍频，生成两个时钟，其中一个为60MHz，另一个为180MHz。 其中该60MHz的时钟作为扩展总线时钟，180MHz的时钟作为PLC的采样时钟，其频率是扩展 总线时钟的3倍。
[0025] 其中，扩展模块直接利用PLC所产生的扩展总线时钟，故所述PLC与所述多个扩展 模块之间基于所述扩展总线时钟进行数据交换，所述数据携带在数据帧中，所述每一数据 帧包括帧起始位、帧同步位、帧数据以及帧间隔。
[0026] 其中，该数据帧的格式如下表所示：
例如，在一个例子中，帧起始位采用多位(如2位)高电平表示，实际使用00000011来替 代；帧同步采用固定的常量01010101来表示，用于使目标端与发送端节拍一致。帧数据为 实际传输的数据。帧间隔为在半双工通信中进行通信切换的延迟以及保证两帧之间的安全 距离。PLCl和扩展模块2均按上述数据帧格式进行数据传输。扩展总线时钟由PLC生成并 发出，扩展模块直接采用PLC的扩展总线时钟进行数据收发。
[0027] 进一步的，所述微处理器10进一步包括： 帧起始位检测单元102,用于根据微处理器10中的移位寄器中的值检测所接收到的 数据帧中的帧起始位；具体地，帧起始使用00000011表示，以确保总线由低电平变为高电 平，以便PLC能够正确捕捉到帧起始。在一个例子中，在微处理器1内使用一个5位的移位 寄存器来存储捕捉到的数据，当寄存器的值为5' bOllll时，则认为是帧起始信号；可以理 解的是，上述过程均在微处理器（CPLD)内使用有限状态机实现，只有在空闲状态下检测到 5' bOllll才认为是帧起始信号，其它情况忽略。
[0028] 同步采样单元104,用于在判断到数据帧中帧起始位时，根据所述采样时钟进 行分频采样，获得帧同步值；具体地，在判断到帧起始位时，微处理器10会根据采样时 钟（180MHZ)来进行同步数据采样，即以3分频进行同步采样，如果此时采集到连续的 01010101跳变，则说明接收到了帧同步信号，从而可以认为前述帧起始信号捕捉是正确的。
[0029] 同步采样处理单元106,用于根据所述同步采样单元所获得的帧同步值与预定的 帧同步值进行比较，判断帧同步是否正确，如果判断结果为正确，则获取数据帧中的帧数据 内容；否则，触发帧起始位检测单元重新进行帧起始位检测。具体地，在一个例子中，该预定 的同步值为01010101，如果同步采样单元104所采集的帧同步值与此相同，则表示正确收 到了帧同步信号，则可以直接获取数据帧中的帧数据内容；如果采集不能正确收到帧同步 信号，则立即重新检测帧起始信号，直到下次检测到帧起始信号。
[0030] 地址分配单元108,用于在所述PLCl上电初始化时，为所述多个扩展模块分配各 自的地址；其中，越靠近PLC的扩展模块的地址越低，例如，可以将第一级扩展模块的地址 设为〇 ;后续的扩展模块的地址依次为1、2、3、4、5、6、7等等。
[0031] 为便于理解，下述可以结合图7与图8来说明一下本发明提供的PLC控制系统的 工作原理。
[0032] 其中，图7示出了本发明提供一种PLC控制系统在一种情形下PLC扩展总线的时 序图。
[0033] 在理想情况下，采样时钟（3倍频)的时钟与扩展总线时钟是同相位，则采样数据应 从相位1开始，采样获得连续4个1后，则识别为帧起始信号；同时开始进行分频计数(即相 位4处)，计数为2时（即3分频)作为数据采样的点，即在相位7处获得第一位帧同步值0， 后续继续在计数为2 (即3分频）作为数据采样点，即在相位10处获得第二位帧同步值1， 依次从而获得完整的帧同步值。
[0034] 图8示出了本发明提供一种PLC控制系统在另一种情形下PLC扩展总线的时序 图。
[0035] 与图7中示出的时序差别之处在于，实际中，采样时钟与扩展总线时钟两个时钟 在实际情况下，两者的上升沿的倾斜度可能是不一样的，同时时钟存在抖动性，故可能导致 采样点可能向后延迟180度（即从相位2开始)，因此所有时序均会向后延迟一个周期，同步 采样的第一个数据采样点将落在相位8处，第二数据采样点将落在相位11处。
[0036] 从上面两个时序图可以看出，由于对数据帧进行采样的采样时钟的频率是扩展 总线时钟的固定倍(如3倍)，而在进行帧同步采样时，采用相应固定倍的分频采样(如3分 频)，可以实现多点采样，这样即使采样时钟与扩展总线时钟的相应存在错位，也可以稳定