CC，所述第六PMOS管PM106的栅极连接所述第四PMOS管PM104的栅极，所述第六PMOS管PM106的漏极连接到所述电流比较器3所包括的所述尾电流Ib的镜像电流，即所述第六PMOS管PM106的漏极连接所述第六NMOS管匪106的漏极。
[0057]图5中节点NB为所述第四NMOS管匪104、所述第五NMOS管匪105和所述第六NMOS管匪106的栅极的连接点，节点PB为所述第四PMOS管PM104、所述第五PMOS管PM105和所述第六PMOS管PM106的栅极的连接点；节点PB需要在环路稳定后才能稳定，故在上电过程中节点PB会滞后于节点NB的建立，从而使得所述电流比较器3的所述第六NMOS管匪106的电流大于所述第六PMOS管PM106的电流，这样所述电流比较器3会输出低电平使所述第二 PMOS管PM102导通，电源电压VCC会通过所述第一电阻RlOl对所述第一电容ClOl充电，这样所述第一电容ClOI的电压会滞后于所述电源电压VCC的上升，从而使得所述第三PMOS管PM103的栅极电压的上升速率小于源极电压的上升速率，从而使所述第三PMOS管PM103导通，从而使节点PG的电压的上升速率和所述电源电压VCC的上升速率相同，这样能使所述第一 PMOS管PMlOl的栅源电压差保持较小值，从而能消除LDO输出电压V_LD0无过冲。
[0058]如图5所示，是图4所示的本发明较佳实施例LDO电路和图1所示的现有电路的启动的仿真曲线比较图，横坐标为时间，纵坐标为电压，曲线201为电源电压VCC曲线，曲线202为图1所示的现有电路的LDO输出电压V_LD0曲线，曲线203为图4所示的本发明较佳实施例LDO电路的LDO输出电压V_LD0曲线。其中电源电压VCC在I微秒内从OV上电到
3.3V，仿真结果可以看出:现有电路的LDO输出电压V_LD0的最大输出过冲电压为1.936V ；本发明较佳实施例LDO电路的LDO输出电压V_LD0无过冲。所以本发明较佳实施例LDO电路能消除在上电过程中的LDO输出电压产生过冲。
[0059]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种LDO电路，其特征在于，包括:过冲抑制电路和LDO主体电路； 所述LDO主体电路包括差分放大器、第一 PMOS管和串联电阻；所述差分放大器的第一输入端连接参考电压、第二输入端连接反馈电压、输出端连接到所述第一 PMOS管的栅极，所述第一 PMOS管的源极连接电源电压，所述串联电阻连接在所述第一 PMOS管的漏极和地之间，由所述第一 PMOS管的漏极输出LDO输出电压，所述串联电阻的对所述LDO输出电压分压后得到所述反馈电压； 所述差分放大器包括两个互为镜像的第一有源负载和第二有源负载，所述差分放大器还包括尾电流； 所述过冲抑制电路包括电流比较器、第二 PMOS管、第一电阻、第一电容和第三PMOS管； 所述第二 PMOS管的源极接电源电压，所述第二 PMOS管的漏极连接所述第一电阻第一端，所述第一电容的第一端连接所述第一电阻的第二端，所述第一电容的第二端接地，所述第二 PMOS管的栅极连接所述电流比较器的输出端； 所述第三PMOS管的栅极连接所述第一电容的第一端，所述第三PMOS管的源极接电源电压，所述第三PMOS管的漏极连接到所述第一 PMOS管的栅极，令所述第一 PMOS管的栅极的连接点为第一节点； 所述电流比较器对所述尾电流的镜像电流和所述第一有源负载的镜像电流进行比较； 在上电过程中，利用所述尾电流建立早于所述第一有源负载的电流建立的特点使所述电流比较器输出一低电平并使所述第二 PMOS管导通，所述第二 PMOS管导通后对所述第一电容进行充电，所述第一电容的充电使所述第三PMOS管的栅极电压滞后于所述电源电压的上升从而使所述第三PMOS管导通，所述第三PMOS管导通使得所述第一节点的电压跟随所述电源电压变化从而所述第一节点电压的上升速率和所述电源电压的上升速率保持一致，从而消除在上电过程中所述第一节点电压较低而使所述LDO输出电压产生过冲； 上电结束后，所述第一电容充电到所述电源电压的大小而使所述第三PMOS管断开。2.如权利要求1所述的LDO电路，其特征在于:所述过冲抑制电路还包括第一NMOS管，所述第一 NMOS管的栅极连接所述电流比较器的输出端，所述第一 NMOS管的漏极连接所述第一电容的第一端，所述第一 NMOS管的源极接地； 当所述LDO输出电压产生过冲时，所述反馈电压会增加并使所述第一有源负载的电流增加，所述第一有源负载的电流增加使所述电流比较器的所述第一有源负载的镜像电流大于所述尾电流的镜像电流从而使所述电流比较器输出一高电平使所述第一 NMOS管导通，所述第一 NMOS管导通后对所述第一电容进行放电从而使所述第三PMOS管导通，所述第三PMOS管导通使得所述第一节点的电压增加，所述第一节点的电压增加使得所述第一 PMOS管的电流减小从而使得所述LDO输出电压减小。3.如权利要求1或2所述的LDO电路，其特征在于:在所述第一电容的第一端和所述第三PMOS管的栅极之间还串联有偶数个反相器。4.如权利要求1或2所述的LDO电路，其特征在于:所述LDO主体电路还包括串联于所述第一 PMOS管的栅极和漏极之间的补偿电阻和补偿电容。5.如权利要求1所述的LDO电路，其特征在于:所述差分放大器包括由第二NMOS管和第三NMOS管组成的差分放大器主体电路，所述第二 NMOS管的源极和所述第三NMOS管的源极连接在一起并连接所述尾电流； 所述第二 NMOS管的栅极为第二输入端，所述第三NMOS管的栅极为第一输入端； 所述第一有源负载连接在所述第二 NMOS管的漏极和电源电压之间，所述第二有源负载连接在所述第三NMOS管的漏极和电源电压之间； 所述第三NMOS管的漏极为所述差分放大器的输出端。6.如权利要求5所述的LDO电路，其特征在于:所述尾电流由第四NMOS管和第五NMOS管组成的镜像电路提供，所述第四NMOS管的源极和所述第五NMOS管的源极都接地，所述第五NMOS管的漏极连接到所述第二 NMOS管的源极；所述第五NMOS管的栅极连接所述第四NMOS管的漏极和栅极，所述第四NMOS管的漏极输入电流源，通过所述第四NMOS管和所述第五NMOS管的镜像在所述第五NMOS管中形成所述尾电流。7.如权利要求5所述的LDO电路，其特征在于:所述第一有源负载由第四PMOS管组成，所述第二有源负载由第五PMOS管组成，所述第四PMOS管的源极和所述第五PMOS管的源极都接电源电压，所述第五PMOS管的栅极和所述第四PMOS管的栅极和漏极都连接所述第二 NMOS管的漏极；所述第五PMOS管的漏极连接所述第三NMOS管的漏极。8.如权利要求6所述的LDO电路，其特征在于:所述电流比较器的所述尾电流的镜像电流由第六NMOS管提供，所述第六NMOS管的源极接地，所述第六NMOS管的栅极连接所述第四NMOS管的栅极，所述第六NMOS管的漏极连接到所述电流比较器所包括的所述第一有源负载的镜像电流。9.如权利要求7所述的LDO电路，其特征在于:所述电流比较器的所述第一有源负载的镜像电流由第六PMOS管提供，所述第六PMOS管的源极接电源电压，所述第六PMOS管的栅极连接所述第四PMOS管的栅极，所述第六PMOS管的漏极连接到所述电流比较器所包括的所述尾电流的镜像电流。
【专利摘要】本发明公开了一种LDO电路,包括：过冲抑制电路和LDO主体电路；过冲抑制电路包括电流比较器、第二PMOS管、第一电阻、第一电容和第三PMOS管；电流比较器对LDO主体电路的差分放大器的尾电流和第一有源负载的镜像电流进行比较，在上电过程中，利用尾电流早于第一有源负载的电流建立的特点使电流比较器输出一低电平并使第二PMOS管导通，第二PMOS管导通后对第一电容进行充电，使第三PMOS管的栅极电压滞后于电源电压的上升从而使第三PMOS管导通，第三PMOS管导通使得LDO主体电路输出端的第一PMOS管的栅极电压跟随电源电压变化，从而消除在上电过程中LDO输出电压产生过冲。
【IPC分类】G05F1/56
【公开号】CN105183064
【申请号】CN201510647956
【发明人】周宁
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年12月23日
【申请日】2015年10月9日