[0055]以下各实施例将分别说明本发明各个方块图组件的实施方式，必须理解的是，这些实施例仅为举例之用，并非用于限制本发明。
[0056]图2显示根据本发明一实施例所述的电位控制器140的示意图。在图2的实施例中，电位控制器140包括:一电容器142、一切换器144,以及一比较器146。电容器142稱接于接收节点NR和一接地节点NVSS之间，其中接地节点NVSS可具有一接地电位(例如:0V)。电容器142可用于储存电荷，并滤除进入接收节点NR的高频噪声。切换器144耦接于一电源节点NVDD和接收节点NR之间，其中电源节点NVDD可具有一工作电位(例如:3V)。切换器144可以作为一通路或一断路，以控制电容器142的充电状态。比较器146根据接收节点NR的接收电位VR，产生一控制电位VC，以选择性地导通或断开切换器144。
[0057]图3A显示根据本发明一实施例所述的比较器146的输入输出特性图，其中横轴代表比较器146的输入值(例如:接收电位VR)，而纵轴代表比较器146的输出值(例如:控制电位VC)。在图3A的实施例中，比较器146具有磁滞特性(Hysteresis loop)。更详细而言，当其输出值为高逻辑位准，且其输入值逐渐提高并触及一高临界电位时，将导致其输出值由高逻辑位准切换至低逻辑位准；反之，当其输出值为低逻辑位准，且其输入值逐渐降低并触及一低临界电位时，将导致其输出值由低逻辑位准切换至高逻辑位准。在一些实施例中，前述的低临界电位可等于参考电位VREF减去第一差值AVL (例如:1.2V-0.02V = 1.18V)，而前述的高临界电位可等于参考电位VREF减去一第二差值AVH(例如:1.2V-0.01V =
1.19V)，其中第一差值Λ VL大于第二差值AVH。
[0058]图3Β显示根据本发明一实施例所述的比较器146的输入输出时序图，其中横轴代表时间，而纵轴代表比较器146的输入值(例如:接收电位VR)和输出值(例如:控制电位VC)。一开始，切换器144呈现断路状态。于一第一时间点Τ1时，通过远端电路130的传输路径125的电流开始增加，使得远端电路130的接收电位VR开始逐渐下降。于一第二时间点Τ2时，接收电位VR触及参考电位VREF减去第一差值Λ VL,此时，比较器146即切换输出高逻辑位准的控制电位VC，以导通切换器144。当切换器144导通时，电源节点NVDD即对电容器142进行充电，使得接收电位VR逐渐提高。于一第三时间点T3时，接收电位VR触及参考电位VREF减去第二差值AVH，此时，比较器146即切换输出低逻辑位准的控制电位VC,以断开切换器144。当切换器144断开时，电容器142即不再充电，使得接收电位VR维持在可接受的高位准，且可以不用一直对电容器142进行充电以达到省电的目的。
[0059]图4显示根据本发明一实施例所述的电位控制器140的电路图。在图4的实施例中，比较器146包括:一第一晶体管Μ1、一第二晶体管M2、一第三晶体管M3、一第四晶体管Μ4、一第五晶体管Μ5,以及一第六晶体管Μ6。举例而言，第一晶体管Ml、第二晶体管M2、第三晶体管M3，以及第四晶体管M4可以是N型金氧半场效晶体管(N_typeMetal-Oxide-Semiconductor Field-Effect Transistor),而第五晶体管 M5 和第六晶体管 M6 可以是 P 型金氧半场效晶体管(P-type Metal-Oxi de-Semi conductor Field-EffectTransistor)。尽管在本发明中是以金氧半场效晶体管(M0SFET)作为例子，但本领域习知技艺者根据本发明的原则下亦可使用其它类型的晶体管取代，例如接面场效晶体管(junct1n gate field-effect transistor, JFET)、金属半导体场效晶体管(metal -semiconductor field effect transistor, MESFET)或是双载子接面晶体管(bipolarjunct1n transistor, BJT)。第一晶体管Ml的一控制端用于接收接收电位VR,第一晶体管Ml的一第一端耦接至接地节点NVSS，而第一晶体管Ml的一第二端耦接至一比较输出节点NCE，其中比较输出节点NCE可用于输出控制电位VC。第二晶体管M2的一控制端耦接至一比较内部节点NCN，第二晶体管M2的一第一端耦接至接地节点NVSS，而第二晶体管M2的一第二端耦接至比较输出节点NCE。第三晶体管M3的一控制端耦接至比较输出节点NCE，第三晶体管M3的一第一端耦接至接地节点NVSS，而第三晶体管M3的一第二端耦接至比较内部节点NCN。第四晶体管M4的一控制端用于接收参考电位VREF，第四晶体管M4的一第一端耦接至接地节点NVSS，而第四晶体管M4的一第二端耦接至比较内部节点NCN。第五晶体管M5的一控制端耦接至比较内部节点NCN，第五晶体管M5的一第一端耦接至电源节点NVDD，而第五晶体管M5的一第二端耦接至比较输出节点NCE。第六晶体管M6的一控制端耦接至比较输出节点NCE，第六晶体管M6的一第一端耦接至电源节点NVDD，而第六晶体管M6的一第二端耦接至比较内部节点NCN。在此设计下，比较器146可产生图3A所示的磁滞曲线。在一些实施例中，若第二晶体管M2和第三晶体管M3的晶体管尺寸越大，则比较器146的高临界电位和低临界电位的差值将会越大(亦即，AVH-AVL增大，且磁滞曲线中空部份的宽度增大)；反之，若第二晶体管M2和第三晶体管M3的晶体管尺寸越小，则比较器146的高临界电位和低临界电位的差值将会越小(亦即，AVH-AVL减小，且磁滞曲线中空部份的宽度减小)，故藉由调整第二晶体管M2和第三晶体管M3的晶体管尺寸可以调整比较器146的高临界电位和低临界电位。
[0060]在图4的实施例中，切换器144包括:一反相器INV和一第七晶体管M7。举例而言，第七晶体管M7可以是P型金氧半场效晶体管。反相器INV的一输入端耦接至比较器146的比较输出节点NCE，以接收控制电位VC。第七晶体管M7的一控制端耦接至反相器INV的一输出端，第七晶体管M7的一第一端耦接至电源节点NVDD，而第七晶体管M7的一第二端耦接至电容器142和远端电路130的接收节点NR。在此设计下，若控制电位VC为高逻辑位准，则第七晶体管M7导通，且电容器142进行充电；反之，若控制电位VC为低逻辑位准，则第七晶体管M7断路，且电容器142停止充电。
[0061]图5显根据本发明一实施例所述的稳压器120的电路图。在图5的实施例中，稳压器120包括:一运算放大器(Operat1nal Amplifier, OP) 122、一电阻器124,以及一第八晶体管M8。举例而言，第八晶体管M8可以是P型金氧半场效晶体管，且第八晶体管M8的晶体管尺寸经设计使其足以驱动下一级电路。运算放大器122的一第一输入端耦接至输出节点NE，而运算放大器122的一第二输入端用于接收参考电位VREF。第八晶体管M8的一控制端耦接至运算放大器122的一输出端，第八晶体管M8的一第一端耦接至电源节点NVDD，而第八晶体管M8的一第二端耦接至输出节点NE。电阻器124耦接于输出节点NE和接地节点NVSS之间。电阻器124更可取代为任意种类的负载电路。在此设计下，稳压器120可于输出节点NE同时提供电压输出及电流输出。
[0062]图6显示根据本发明一实施例所述的电路自动配置和布线(Auto Place andRoute, APR)方法的流程图。此种电路布局方法可适用于一自动配置和布线工具，而此自动配置和布线工具可以用硬体组件或软件程序实施之。自动配置和布线工具是用以在合理的时间内完成积体电路的电路布局。积体电路的功能模块由通常称为"单元(cell)"的多个更小组件组成，而该些单元可为逻辑闸(logic gate)、多任务器(multiplexer)、比较器(comparator)、计数器(counter)等。将功能模块各单元具体放置的方法即是由自动配置和布线工具的电脑辅助设计软件工具来进行。自动配置和布线工具采用由逻辑设计得到的布线连接信息和通过电路设计准备的单元库，进行单元的自动配置和自动布线。在步骤S610，检测包含至少一稳压器的一电路布局中的至少一稳压器传输路径的一电阻值。在步骤S620,若发现一特定稳压器传输路径的一电阻值大于一临界电阻值,则对应于特定稳压器传输路径自动配置如图1-4所示的电位控制器140。必须理解的是，图1-4的每一实施例的各个特征均可套用至图6所示的电路布局方法，故在此不再重复说明。
[0063]本发明的自动电位降补偿系统和电位控制器可以有效地解决在远端电路因与电源供应器距离较远而导致接收电位下降的问题。在本发明中，电位控制器采用负反馈(Negative Feedback)的架构，自动检测并补偿远端电路的接收电位，使之维持于可利用的高位准。由于电位控制器的接收节点充电行为仅于必要时(例如:接收电位过低时)执行，平常并不运作，此设计将有助于减少功率消耗，以及提高整体系统效率。另一方面，本发明的设计概念更可应用于自动配置和布线工具中，每当此工具判断电路中某一稳压器传输路径的电阻值太高时，即自动为其加入前述的电位控制器，以改良其稳压器传输路径电位过度下降的问题。
[0064]本发明的自动电