设置于客房门前面板上的触控开关，所述第一至第三接口的第五端作为输入公共端。
[0020]如图3所示，所述门显及门铃模块包括门铃模块和门显模块，所述门铃模块包括第三驱动芯片U2和第四接口，所述第三驱动芯片U2的输入端1B-7B连接至所述控制模块，所述第三驱动芯片U2的第一至第三输出端1C-3C分别连接至所述第四接口的第一、第二和第六端，所述第四接口的第一至第二端作为大功率插座接口端，所述第四接口的第六端作为门铃接口端；所述门显模块包括第一至第六电阻和第一至第五三极管，所述第一至第五三极管Q4-Q8的基极分别经第一至第五电阻R2-R6连接至所述控制模块，所述第一至第四三极管Q4-Q7的集电极分别作为门显模块输出端，所述第五三极管Q8的集电极经第六电阻R21连接至5V电源端，所述第五三极管Q8的集电极还连接至所述控制模块，所述第一至第五三极管Q4-Q8的发射极均连接至地端。
[0021]如图1所示，所述时钟模块包括时钟芯片(所述时钟芯片为DS1302芯片)、晶振、第十三至第十六电容、第七至第八电阻和3.3V锂电池，所述时钟芯片的VCC2端经第十三电容C6连接至地端，所述时钟芯片的VCC2端还连接至5V电源端，所述时钟芯片的GND端连接至地端，所述时钟芯片的Xl端连接至晶振Y2的一端和第十四电容C13的一端，所述时钟芯片的X2端连接至晶振Y2的另一端和第十五电容C14的一端，所述第十四电容C13的另一端与第十五电容C14的另一端相连接至地端，所述时钟芯片的VCCl端连接至第十六电容C8的一端和3.3V锂电池的正极，所述第十六电容C8的另一端与3.3V锂电池的负极连接至地端，所述时钟芯片的SCLK端和I/O端分别经第七至第八电阻R13、R14连接至5V电源端。
[0022]以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。
【主权项】
1.一种客房状态主控电路，其特征在于:包括电路板，设置于该电路板上的控制模块及与该控制模块连接的时钟模块、房态开关模块、门显及门铃模块、485通信模块及用于为整个电路供电的电源模块；所述房态开关模块包括第一至第二驱动芯片、第一至第十二电容和第一至第三接口，所述第一至第二驱动芯片的输出端连接至所述控制模块；所述第一驱动芯片的第一至第四输入端分别连接至所述第一接口的第一至第四端，所述第一驱动芯片的第一输入端还经第一电容、第二电容连接至第一驱动芯片的第二输入端，所述第一电容和第二电容的连接点连接至地，所述第一驱动芯片的第三输入端还经第三电容和第四电容连接至第一驱动芯片的第四输入端，所述第一驱动芯片的第五输入端经第五电容连接至第三电容和第四电容的连接点，并连接至地端，所述第一驱动芯片的第五输入端还连接至第二接口的第一端；所述第二接口的第二至第四端分别连接至所述第二驱动芯片的第一至第三输入端，所述第二驱动芯片的第四至第七输入端分别连接至所述第三接口的第四至第一端，所述第二驱动芯片的第一至第七输入端分别经第六至第十二电容连接至地端；所述第一接口的第一至第四端及第二接口的第一至第二端的作为触控端，并分别连接至设置于客房门前面板上的触控开关，所述第一至第三接口的第五端作为输入公共端。
2.根据权利要求1所述的一种客房状态主控电路，其特征在于:所述门显及门铃模块包括门铃模块和门显模块，所述门铃模块包括第三驱动芯片和第四接口，所述第三驱动芯片的输入端连接至所述控制模块，所述第三驱动芯片的第一至第三输出端分别连接至所述第四接口的第一、第二和第六端，所述第四接口的第一至第二端作为大功率插座接口端，所述第四接口的第六端作为门铃接口端；所述门显模块包括第一至第六电阻和第一至第五三极管，所述第一至第五三极管的基极分别经第一至第五电阻连接至所述控制模块，所述第一至第四三极管的集电极分别作为门显模块输出端，所述第五三极管的集电极经第六电阻连接至5V电源端，所述第五三极管的集电极还连接至所述控制模块，所述第一至第五三极管的发射极均连接至地端。
3.根据权利要求1所述的一种客房状态主控电路，其特征在于:所述控制模块采用STC15F2K16S2-LQFP44 芯片。
4.根据权利要求1所述的一种客房状态主控电路，其特征在于:所述485通信模块包括两路485通信电路，所述485通信电路采用MAX485E芯片。
5.根据权利要求1所述的一种客房状态主控电路，其特征在于:所述电源模块采用78M05芯片。
6.根据权利要求2所述的一种客房状态主控电路，其特征在于:所述时钟模块包括时钟芯片、晶振、第十三至第十六电容、第七至第八电阻和3.3V锂电池，所述时钟芯片的VCC2端经第十三电容连接至地端，所述时钟芯片的VCC2端还连接至5V电源端，所述时钟芯片的GND端连接至地端，所述时钟芯片的Xl端连接至晶振的一端和第十四电容的一端，所述时钟芯片的X2端连接至晶振的另一端和第十五电容的一端，所述第十四电容的另一端与第十五电容的另一端相连接至地端，所述时钟芯片的VCCl端连接至第十六电容的一端和3.3V锂电池的正极，所述第十六电容的另一端与3.3V锂电池的负极连接至地端，所述时钟芯片的SCLK端和I/O端分别经第七至第八电阻连接至5V电源端。
7.根据权利要求6所述的一种客房状态主控电路，其特征在于:所述时钟芯片为DS1302 芯片。
【专利摘要】本实用新型涉及一种客房状态主控电路。包括电路板，设置于该电路板上的控制模块及与该控制模块连接的时钟模块、房态开关模块、门显及门铃模块、485通信模块及用于为整个电路供电的电源模块；所述房态开关模块包括第一至第二驱动芯片、第一至第十二电容和第一至第三接口，所述第一至第二驱动芯片的输出端连接至所述控制模块。本实用新型电路连接结构简单，易于实现，且通过时钟模块，能够实时监控客房内各开关状态。
【IPC分类】G05B19-418
【公开号】CN204302778
【申请号】CN201420721878
【发明人】郭惠忠
【申请人】福建科莱安电子科技有限公司
【公开日】2015年4月29日
【申请日】2014年11月27日