管阈值电压随工艺和 温度变化的电路所产生的衬底电压不至于太高而致使M0S管发生PN结导通漏电的问题。
[0049] 3、本实用新型确保了补偿M0S管阈值电压随工艺和温度变化的电路得以可靠地 工作。 【【附图说明】】
[0050] 图1是现有补偿M0S管阈值电压随工艺和温度变化的电路原理图；
[0051] 图2是本实用新型的电路原理图；
[0052] 图3是逻辑控制电路的结构图；
[0053] 图4是钳位电路的电路图。 【【具体实施方式】】
[0054] 请参阅图2所示，本实用新型一种可靠补偿M0S管阈值电压变化的电路，包括现有 参考电压生成电路、第一比较器、第二比较器、负压电压栗和上拉电路，在此现有电路的基 础上，增加了反馈电压生成电路U1、基准参考电压生成电路U2、第三比较器U3、第四比较器 U4、逻辑控制电路U5和钳位电路U6。
[0055] 参考电压生成电路，用于产生第一参考电压Vrefl和第二参考电压Vref2,且 Vref2>Vrefl；
[0056] 第一比较器，用于将M0S管丽1的产生的栅端电压Vg与第一参考电压Vrefl比 较；
[0057] 第二比较器，用于将M0S管丽1的产生的栅端电压Vg与第二参考电压Vref2比 较；
[0058] 反馈电压生成电路U1，用于产生衬底电压的反馈信号vpw_fbk;
[0059] 基准参考电压生成电路U2 :用于产生第四参考电压Vref4 ;
[0060] 第三比较器U3 :用于将衬底电压的反馈信号vpw_fbk与第三参考电压Vref3进行 比较；第三参考电压Vref3取为零电平；
[0061] 第四比较器U4 :用于将衬底电压vneg与第四参考电压Vref4进行比较；
[0062] 逻辑控制电路U5:用于将第一比较器、第二比较器、第三比较器和第四比较器的 输出结果进行处理，输出电荷栗使能信号、上拉电路使能信号和钳位电路使能信号；
[0063] 负压电荷栗，用于降低衬底电压Vneg;
[0064] 上拉电路，用于升高衬底电压Vneg;
[0065] 钳位电路U6 :将衬底电压vneg强制钳位到零电平。
[0066] 具体的工作过程如下：
[0067]1、向二极管连接形式的M0S管丽1的源端输入一个恒定的参考电流，产生栅端电 压Vg;
[0068] 2、参考电压生成电路产生第一参考电压Vrefl和第二参考电压Vref2,且 Vref2>Vrefl；
[0069] 3、第一参考电压Vrefl与M0S管的栅端电压Vg进行比较，同时第二参考电压 Vref2与M0S管的栅端电压Vg进行比较；
[0070] 4、生成第三参考电压Vref3,第三参考电压Vref3取零电平；
[0071] 5、反馈电压生成电路U1生成衬底电压Vneg的反馈信号vpw_fbk;
[0072] 6、第三比较器U3对第三参考电压Vref3与反馈信号vpw_fbk进行比较；其中，第 三参考电压Vref3取零电平；
[0073]7、基准参考电压生成电路U2生成第四参考电压Vref4;
[0074] 8、第四比较器U4对第四参考电压Vref4与衬底电压vneg进行比较；
[0075] 9、当Vg〈Vrefl〈Vref2时，第一比较器和第二比较器输出均为低，经逻辑控制电路 生成的电荷栗使能信号为高，上拉电路使能信号为低，负压电压栗工作，衬底电压Vneg降 低，同时栅端电压Vg升高；
[0076] 10、当Vrefl〈Vg〈Vref2时，第一比较器输出为高，第二比较器输出为低，经过逻辑 控制电路后生成的电荷栗使能信号为低，上拉电路使能信号也为低，负压电荷栗和上拉电 路都不工作，衬底电压Vneg和栅端电压Vg维持原值；
[0077] 11、当Vref2〈Vg时，第一比较器与第二比较器的输出均为高，经过逻辑控制电路 后生成的电荷栗使能信号为低，上拉电路使能信号为高，负压电荷栗停止工作，上拉电路开 始工作，将衬底电压Vneg升高，同时栅端电压Vg减小。
[0078] 12、在栅端电压Vg与Vrefl、Vref2进行比较的整个过程中，衬底电压反馈信号 vpw_fbk与第三参考电压Vref3进行比较，如果衬底电压Vneg小于第三参考电压Vref3,经 过逻辑控制电路后生成的电荷栗使能信号为低，将负压电荷栗关闭，以避免出现M0S管栅 极和衬底电压差过大而致损坏M0S管寿命的问题。
[0079] 13、在栅端电压Vg与Vrefl、Vref2进行比较的整个过程中，衬底电压vneg与第四 参考电压Vref4进行比较，如果衬底电压Vneg过高，大于第四参考电压Vref4,经过逻辑控 制电路后生成的钳位电路信号为高，钳位电路工作将衬底电压Vneg强制钳位到零电平，以 避免出现PN结导通而漏电的问题。
[0080] 以上电路可应用于DRAM中的vbbsa等电压。
[0081] 本实用新型中，第三参考电压为零电平；第四参考电压小于MN1的PN结导通电压； M0S管的栅压与衬底电压之差等于M0S管的耐压阈值BVGB时得到的反馈信号vpw_fbk大于 零电平；反馈电压生成电路U1和基准参考电压生成电路U2都可用分压器得以实现。
[0082] 第三比较器用于当衬底电压过低，以至于使M0S管的栅压与衬底电压之差大于或 等于M0S管的耐压阈值BVGB时，将电荷栗电路关闭。
[0083] 第四比较器用于当衬底电压过高，大于第四参考电压时将衬底电压强制钳位到零 电平。
[0084] 表1逻辑控制电路的真值表
[0085]
【主权项】
1. 一种可靠补偿MOS管阈值电压变化的电路，其特征在于，包括MOS管丽I、参考电压 生成电路、第一比较器、第二比较器、负压电压栗、上拉电路、反馈电压生成电路U1、基准参 考电压生成电路U2、第三比较器U3、第四比较器U4、逻辑控制电路U5和钳位电路U6 ; 参考电压生成电路，用于产生第一参考电压Vref 1和第二参考电压Vref2,且 Vref2>Vrefl； 第一比较器，用于将MOS管MNl的产生的栅端电压Vg与第一参考电压Vrefl比较； 第二比较器，用于将MOS管MNl的产生的栅端电压Vg与第二参考电压Vref2比较； 反馈电压生成电路U1，用于产生衬底电压的反馈信号vpw_fbk ; 基准参考电压生成电路U2 :用于产生第四参考电压Vref4 ; 第三比较器U3 :用于将衬底电压的反馈信号vpw_fbk与第三参考电压Vref3进行比 较； 第四比较器U4 :用于将衬底电压vneg与第四参考电压Vref4进行比较； 逻辑控制电路U5:用于将第一比较器、第二比较器、第三比较器和第四比较器的输出 结果进行处理，输出电荷栗使能信号、上拉电路使能信号和钳位电路使能信号； 负压电荷栗，用于降低衬底电压Vneg ; 上拉电路，用于升高衬底电压Vneg ; 钳位电路U6 :用于将衬底电压vneg强制钳位到零电平。2. 根据权利要求1所述的一种可靠补偿MOS管阈值电压变化的电路，其特征在于，第三 参考电压Vref3为零电平。3. 根据权利要求1所述的一种可靠补偿MOS管阈值电压变化的电路，其特征在于，MOS 管丽1的源端连接一个恒定的参考电流；MOS管丽1产生栅端电压Vg输入第一比较器和第 二比较器的输入端；参考电压生成电路产生第一参考电压Vref 1和第二参考电压Vref2分 别输入第一比较器和第二比较器的输入端；反馈电压生成电路Ul生成衬底电压Vneg的反 馈信号vpw_fbk和第三参考电压Vref3输入第三比较器的输入端；基准参考电压生成电路 U2生成第四参考电压Vref4和衬底电压vneg输入第四比较器的输入端；第一比较器、第二 比较器、第三比较器和第四比较器的输出端连接逻辑控制电路的输入端，逻辑控制电路输 出的电荷栗使能信号输入负压电压栗的输入端，逻辑控制电路输出的上拉电路使能信号输 入上拉电路的输入端，逻辑控制电路输出的钳位电路使能信号输入钳位电路的输入端，负 压电压栗的输出端、上拉电路的输出端和钳位电路的输出端生成衬底电压Vneg。4. 根据权利要求1所述的一种可靠补偿MOS管阈值电压变化的电路，其特征在于，第四 参考电压Vref4为人为设定的衬底电压Vneg的阈值。
【专利摘要】本实用新型公开一种可靠补偿MOS管阈值电压变化的电路，通过在现有补偿电路的基础上增加反馈电压生成电路U1、基准参考电压生成电路U2、第三比较器U3、第四比较器U4、逻辑控制电路U5和钳位电路U6；在衬底电压Vneg小于第三参考电压Vref3时将负压电荷泵关闭，以避免出现MOS管栅极和衬底电压差过大而致损坏MOS管寿命的问题；如果衬底电压Vneg过高大于第四参考电压Vref4时，钳位电路工作将衬底电压Vneg强制钳位到零电平，以避免出现PN结导通而漏电的问题。本实用新型有效的解决现有电路在高温或较快工艺条件下存在损坏MOS管寿命的问题和在低温或较慢工艺条件下存在PN结漏电的问题。
【IPC分类】G05F1/46
【公开号】CN204731670
【申请号】CN201520430694
【发明人】梁星
【申请人】西安华芯半导体有限公司
【公开日】2015年10月28日
【申请日】2015年6月19日