其中，第二数字电源用于当芯片正常工作时为芯片的数字电路11供电；控制模块22用于当芯片进入待机省电模式时，开启数字待机稳压模块21为数字电路提供校准后的第一数字电源，关闭第二数字电源和模拟电源，当芯片进入正常工作模式时，开启第二数字电源和模拟电源，关闭数字待机稳压模块21，其中，模拟电源用于当芯片正常工作时为芯片的模拟电路14供电。
[0025]该实施例的具体工作过程如下：数字待机稳压模块21在控制模块22的控制下，根据第二数字电源对第一数字电源进行校准，其中，第二数字电源在芯片正常工作时为芯片的数字电路供电；当芯片进入待机省电模式时，控制模块22开启数字待机稳压模块21为数字电路提供校准后的第一数字电源，关闭第二数字电源和模拟电源，当芯片进入正常工作模式时，控制模块22开启第二数字电源和模拟电源，关闭数字待机稳压模块21，其中，模拟电源在芯片正常工作时为芯片的模拟电路供电。
[0026]在本实施例中，在控制模块22的控制下数字待机稳压模块21根据第二数字电源对第一数字电源进行校准；控制模块22在芯片进入待机省电模式时，开启数字待机稳压模块21来为数字电路11提供校准后的第一数字电源，关闭第二数字电源和模拟电源；控制模块22在芯片进入正常工作模式时，开启第二数字电源和模拟电源，关闭数字待机稳压模块21。这样，通过基本的电路模块来实现芯片的待机省电功能，不需再使用大电容，减小芯片的面积和电子产品的体积，有效地降低了成本，并且在数字电路11的漏电流较大时，也可以实现长时间的待机，使芯片能够继续保持一些状态和运算数据，避免因长时间待机造成的数据丢失。
[0027]需要说明的是，在本实施例中，具体地，控制模块22可以通过控制校准使能信号控制数字待机稳压模块21对第一数字电源进行校准，当控制模块22控制校准使能信号有效时，数字待机稳压模块21进入校准状态，当控制模块22控制校准时能信号无效时，数字待机稳压模块21停止校准。控制模块22还可以通过控制待机使能信号和数字/模拟稳压电路使能信号来控制芯片在正常工作模式与待机省电模式之间的转换，当控制模块22控制待机使能信号有效，然后控制数字/模拟稳压电路使能信号无效时，芯片进入待机省电模式；当控制模块22控制数字/模拟稳压电路使能信号有效，然后控制待机使能信号无效时，芯片恢复正常工作模式。
[0028]可选地，如图3所示，为本实用新型的待机省电装置实施例中数字待机稳压模块21的结构示意图，数字待机稳压模块21具体可以包括:生成单元211、校准单元212和输出单元213，校准单元212与生成单元211连接，输出单元213与校准单元212连接，生成单元211与输出单元213连接，输出单元213与数字电路11连接，控制模块22与生成单元211、校准单元212、输出单元213均相连。其中，生成单元211用于在控制模块22的控制下，生成第一数字电源；校准单元212用于在控制模块22的控制下，根据第二数字电源对第一数字电源进行校准；输出单元213用于在控制模块22的控制下，输出校准后的第一数字电源。
[0029]可选地，再参见图3所示的示意图，生成单元211具体可以包括:分压电阻串2111和多路选择器MUX(multiplexer，简称:MUX)，分压电阻串2111由一组互相串联的电阻组成，且每个电阻均与MUX的输入端连接，分压电阻串2111的一端与校准单元212连接，分压电阻串2111的另一端与电源VDD连接，MUX的输出端与输出单元213、校准单元212均连接，控制模块22与MUX连接，分压电阻串2111中电阻的个数由数字电路11中的负载决定，在图3中，具体为8选I的MUX与8个互相串联的电阻组成的分压电阻串2111连接。其中，MUX根据控制模块22发送的电压选择信号，从分压电阻串2111中选择电阻值，生成第一数字电源，这里，控制模块22通过改变电压选择信号，使MUX选择电阻值时得到由小到大逐一选择的电压，生成第一数字电源，直到选出需要的电压。
[0030]可选地，再参见图3所示的示意图，输出单元213具体可以包括:第一开关S1、第二开关S2和输出驱动管N4，输出驱动管N4可以为三极管或场效应管，优选地，在图3中的输出驱动管N4具体为N沟道增强型场效应晶体管。具体地，第一开关SI —端与MUX连接，另一端与第二开关S2的一端连接，第二开关S2的另一端与地连接，输出驱动管N4的栅极连接在第一开关SI的另一端与第二开关S2的一端之间，输出驱动管N4的漏极与电源VDD连接、衬底与地连接，输出驱动管N4的源极与校准单元212、数字电路11均连接。其中，第一开关SI用于在控制模块22控制待机使能信号有效时闭合，在控制模块22控制待机使能信号无效时断开；第二开关S2用于在控制模块22控制待机使能信号有效时断开，在制模块22控制待机使能信号无效时闭合；输出驱动管N4用于输出校准后的第一数字电源。在芯片待机省电模式下，第一开关SI是闭合状态，第二开关S2是断开状态，则输出单元213中的电路连通，校准单元212中的电路断开，由输出单元213输出约等于第二数字电源的电压来维持数字电路11的状态和运算数据。
[0031]可选地，再参见图3所示的示意图，校准单元212具体可以包括:第三开关S3、第四开关S4、校准管N3、比较器2121、第一 N型管NI和第二 N型管N2，校准管N3可以为三极管或场效应管，第一 N型管NI和第二 N型管N2可以为N型三极管，也可以为N型场效应管，优选地，在图3中的校准管N3具体为N沟道增强型场效应晶体管，第一 N型管NI和第二 N型管N2具体为N沟道增强型场效应晶体管。具体地，第三开关S3 —端与MUX连接，另一端与第四开关S4的一端连接，第四开关S4的另一端与地连接，校准管N3的栅极连接在第三开关S3的另一端与第四开关S4的一端之间，校准管N3的漏极与电源VDD连接、源极与第二N型管N2的漏极连接、衬底与地连接，比较器2121连接在电源VDD与地之间，比较器2121的正输入端与校准管N3的源极连接，比较器2121的正输入端的电压等于第一数字电源减去校准管N3的栅源电压，比较器2121的负输入端与数字电路11连接，所以比较器2121的负输入端也与输出驱动管N4的源极连接，比较器2121的输出端与控制模块22连接，第一N型管NI的衬底和源极均与地连接，第一 N型管NI的漏极与分压电阻串2111连接，第一 N型管NI的漏极与栅极短接并与第二 N型管N2的栅极连接，第二 N型管N2的衬底和源极均与地连接，第二 N型管N2的漏极与校准管N3的源极连接。其中，第一 N型管NI和第二 N型管N2用于为校准管N3提供偏置电流；第三开关S3用于在控制模块22控制校准使能信号有效时闭合，在控制模块22控制校准使能信号无效时断开；第四开关S4用于在控制模块22控制校准使能信号有效时断开，在控制模块22控制校准使能信号无效时闭合；校准管N3为输出驱动管的复制管，工作状态与输出驱动管N4的工作状态保持一致，校准管N3的宽长比为输出驱动管N4的1/N，其中，N为芯片待机省电模式下数字电路11的漏电流与校准管N3的偏置电流的比值，在电