专利名称：用于x86架构平台上的时序控制系统的制作方法
技术领域：
用于X86架构平台上的时序控制系统
技术领域：
本实用新型涉及一种用于X86架构平台上的时序控制系统。
背景技术：
随着科学技术不断向前发展，工业控制方面的功能或者性能越来越要求全面或强 大，同时也伴随着各个行业中的用户对Intel的平台的要求日益个性化越来越来要求高。 现有的Intel的平台本身大部分都是采用EC程序制成的电路程序，而某些产品本身没有做 开关时序等电路程序。若所述的Intel平台本身要使用开关功能，则必须重新另外设计开 关模块，导致整个Intel平台的成本比较高。
实用新型内容本实用新型的技术目的是为了解决上述现有技术存在的问题而提供一种可在软 件方面实现时序控制方法的及成本低的用于X86架构平台上的时序控制系统。为了实现上述技术问题，本实用新型所提供一种用于X86架构平台上的时序控制 系统，其包括电源模块以及与电源模块相互连接的CPU控制模块，在电源模块与CPU控制 模块的共有端设置有用于逐步发生相关信号并产生用于控制电源模块与CPU控制模块的 CPLD时序控制模块。依据上述主要特征，所述的电源模块供给CPLD时序控制模块电源，则CPLD时序控 制模块逐步产生必要的用于控制电源模块和CPLD时序控制模块的电源信号和控制信号， 同时，所述的CPLD时序控制模块产生相关的反馈信号给CPLD时序控制模块和电源模块，而 电源模块产生CPU控制模块所需要的各个电压，并使正常工作。依据上述主要特征，所述的CPLD时序控制模块接受电源模块的输入电压，即开 始工作，并产生和接受SMC_RST_N信号；PM_SLP_S4#信号；PM_RSMRST_PWRGD信号；PM_ RSMRST_CPLD 信号；PM_SLP_S3# 信号；PM_ALL_SYS_PWRGD 信号；IMVP_VR_0N 信号；PM_IMVP_ PWRGD信号；SCH_PWR0K信号；PM_RSTWARN信号；RST#信号进行顺序工作。依据上述主要特征，CPU控制模块由CPLD时序控制模块产生的PM_RSMRST_CPLD 信号SCH_PWR0K信号；PM_RSTWARN信号RST#信号进行顺序工作，并进行相应信号反馈；CPU 控制模块由电源模块产生的所需电源进行工作，并产生相应反馈信号。依据上述主要特征，电源模块提供电压，并接受CPLD时序控制模块和CPU控制模 块产生和反馈的信号提供各个电源进行顺序工作。本实用新型的有益技术效果因在电源模块与CPU控制模块的共有端设置有用于 逐步发生相关信号并产生用于控制电源模块与CPU控制模块的CPLD时序控制模块，可以通 过CPLD时序控制模块的软件程序，来达到使X86架构上电时序，采用CPLD软件程序来控制 时序的系统，打破传统X86架构的硬件上电时序控制，而进行的CPLD软件程序上电的时序 控制系统。与现有技术的相互比较，本实用新型还具有成本低的有益技术效果。
以下结合附图和实施例，对本实用新型的技术方案做进一步的详细描述。
图1是本实用新型中用于X86架构平台上的时序控制系统的方框图；图2是图1中用于X86架构平台上的时序控制系统的方框原理图；图3是图2中的时序的说明图。
具体实施方式请参考图1至图3所示，下面结合具体一种用于X86架构平台上的时序控制系统， 其包括电源模、CPU控制模块、CPLD时序控制模块以及所产生的各个信号和信号反馈。所述的电源模块供给CPLD时序控制模块电源，则CPLD时序控制模块逐步产生必 要的用于控制电源模块和CPLD时序控制模块的电源信号和控制信号，同时，所述的CPLD时 序控制模块产生相关的反馈信号给CPLD时序控制模块和电源模块，而电源模块产生CPU控 制模块所需要的各个电压，并使正常工作。所述的CPLD时序控制模块接受电源模块的输入电压，即开始工作，并产生和接受 SMC_RST_N 信号；PM_SLP_S4# 信号；PM_RSMRST_PWR⑶信号；PM_RSMRST_CPLD 信号；PM_SLP_ S3# 信号；PM_ALL_SYS_PWRGD 信号；IMVP_VR_0N 信号；PM_IMVP_PWRGD 信号；SCH_PWR0K 信 号；PM_RSTWARN信号；RST#信号进行顺序工作。CPU控制模块由CPLD时序控制模块产生的PM_RSMRST_CPLD信号SCH_PWR0K信号； PM_RSTWARN信号RST#信号进行顺序工作，并进行相应信号反馈；CPU控制模块由电源模块 产生的所需电源进行工作，并产生相应反馈信号。电源模块提供电压，并接受CPLD时序控制模块和CPU控制模块产生和反馈的信号 提供各个电源进行顺序工作。其原理流程为CPLD时序控制模块由电源模块提供电源开始工作，而CPLD时序 控制模块逐步发生相关信号，产生必要的电源和信号，控制电源模块和CPU控制模块；同时 CPU控制模块会产生相关的反馈信号给CPLD时序控制模块和电源模块，而电源模块产生 CPU控制模块所需得各个电压，并让其正常工作。其实施方式如下所述的CPLD时序控制模块获得电源模块所提供的所需电压后， 等待SMC_RST_N信号的(如图2中的1标号所示)高电平信号的到达，到达后CPLD时序控 制模块自身产生时钟信号和发出PM_SLP_S4#信号的(如图2中的2标号所示)高电平信 号，该信号通知电源模块中的内存供电模块产生内存供电电压，给CPU控制模块使用；同时 CPU控制模块发生反馈信号给电源模块，电源模块再生成PM_RSMRST_PWRGD信号的(如图 2中的3标号所示)高电平信号反馈给CPLD时序控制模块；在CPLD时序控制模块的作用 下，5ms内产生PM_RSMRST_CPLD信号的(如图2中的4标号所示)高电平信号给CPU控制 模块，并让其内部作用；与此同时的40ms左右产生PM_SLP_S3#信号(如图2中的5标号所 示)高电平信号给电源模块，电源模块中给CPU控制模块的主电源电压由此产生，并反馈给 电源模块，而电源模块则产生PM_ALL_SYS_PWRGD信号的(如图2中的6标号所示)高电平 信号给到CPLD时序控制模块；在CPLD时序控制模块的作用下，3. 2ms内产生IMVP_VR_0N信 号的(如图2中的7标号所示)高电平信号给电源模块，电源模块中的CPU供电电源产生 CPU所需电压给CPU控制模块中的CPU供电，并发生反馈信号给电源模块，而电源模块则反馈给CPLD时序控制模块PM_IMVP_PWRGD信号的(如图2中的8标号所示)高电平信号；在CPLD时序控制模块的作用下，24ms左右产生SCH_PWROK内(如图2中的9标号所示)高电 平信号给CPU控制模块，在CPU控制模块内部的PM_RSTWARN信号(如图2中的10标号所 示)120us后由高电平变为低电平供CPU控制模块内部使用；同时在CPU控制模块和CPLD 时序控制模块内部共同作用下的IOlms左右生成供给整个系统使用的高电平信号RSTi^f 号(如图2中的11标号所示)，至此上电的整个时序完成，开始进行X86平台的下一步运 行。上述各信号所产生的先后顺序，时间及高低电平变化关系，如图3所示。而关机时序则与上电时序相反，当关机时，CPLD时序控制模块首先将PM_SLP_S4# 信号由高电平变为低电平，在其内部的作用下其他时序在做与上电时的相反动作，则关机 完成。综上所述，因在电源模块与CPU控制模块的共有端设置有用于逐步发生相关信号 并产生用于控制电源模块与CPU控制模块的CPLD时序控制模块，可以通过CPLD时序控制 模块的软件程序，来达到使X86架构上电时序，采用CPLD软件程序来控制时序的系统，打破 传统X86架构的硬件上电时序控制，而进行的CPLD软件程序上电的时序控制系统。与现有 技术的相互比较，本实用新型还具有成本低的有益技术效果。
权利要求一种用于X86架构平台上的时序控制系统，其包括电源模块以及与电源模块相互连接的CPU控制模块，其特征在于在电源模块与CPU控制模块的共有端设置有用于逐步发生相关信号并产生用于控制电源模块与CPU控制模块的CPLD时序控制模块。
2.根据权利要求1所述的用于X86架构平台上的时序控制系统，其特征在于所述的 电源模块供给CPLD时序控制模块电源，则CPLD时序控制模块逐步产生必要的用于控制电 源模块和CPLD时序控制模块的电源信号和控制信号，同时，所述的CPLD时序控制模块产生 相关的反馈信号给CPLD时序控制模块和电源模块，而电源模块产生CPU控制模块所需要的 各个电压，并使正常工作。
3.根据权利要求1所述的用于X86架构平台上的时序控制系统，其特征在于所述的 CPLD时序控制模块接受电源模块的输入电压，即开始工作，并产生和接受SMC_RST_N信号、 PM_SLP_S4# 信号、PM_RSMRST_PffRGD 信号、PM_RSMRST_CPLD 信号、PM_SLP_S3# 信号、PM_ALL_ SYS_PWRGD 信号、IMVP_VR_0N 信号、PM_IMVP_PWRGD 信号、SCH_PWR0K 信号、PM_RSTWARN 信 号、RST#信号进行顺序工作。
4.根据权利要求1所述的用于X86架构平台上的时序控制系统，其特征在于CPU控制 模块由CPLD时序控制模块产生的PM_RSMRST_CPLD信号、SCH_PWR0K信号、PM_RSTWARN信 号、RST#信号进行顺序工作，并进行相应信号反馈；CPU控制模块由电源模块产生的所需电 源进行工作，并产生相应反馈信号。
5.根据权利要求1所述的用于X86架构平台上的时序控制系统，其特征在于电源模 块提供电压，并接受CPLD时序控制模块和CPU控制模块产生和反馈的信号提供各个电源进 行顺序工作。
专利摘要本实用新型涉及一种用于X86架构平台上的时序控制系统，其包括电源模块以及与电源模块相互连接的CPU控制模块，因在电源模块与CPU控制模块的共有端设置有用于逐步发生相关信号并产生用于控制电源模块与CPU控制模块的CPLD时序控制模块，可以通过CPLD时序控制模块的软件程序，来达到使X86架构上电时序，采用CPLD软件程序来控制时序的系统，打破传统X86架构的硬件上电时序控制，而进行的CPLD软件程序上电的时序控制系统。与现有技术的相互比较，本实用新型还具有成本低的有益技术效果。
文档编号G06F1/04GK201638103SQ20102012776
公开日2010年11月17日 申请日期2010年3月10日 优先权日2010年3月10日
发明者王青国 申请人:深圳华北工控股份有限公司