一种控制系统程序空间共享装置及方法与流程

本发明属于电力变换控制领域，具体涉及一种基于SoC-FPGA+CPU的控制系统程序空间共享装置，以及其共享方法。

背景技术：

随着电力变换装置功率越做越大、功能越做越复杂，其对控制系统的要求也越来越高。

采用单个控制芯片已经很难满足需求，所以一般都通过多个芯片协同工作以满足性能需求。

而一般多数芯片都需要RAM、FLASH等存储芯片与之配合，这样一方面增加了硬件设计的复杂性，另一方面也增大了成本。

虽然现有方案中有存储空间共享的方案，但其读写速度却并不高，而且并没有高效的RAM空间的共享方法。

技术实现要素：

为了克服现有技术的缺点和不足，本发明的目的之一是提供一种基于SoC-FPGA+CPU的控制系统程序空间共享装置。

本发明解决其技术问题所采用的技术方案是：一种控制系统程序空间共享装置，包括SoC-FPGA单元和CPU单元，所述的SoC-FPGA单元包括FPGA模块和HPS模块，所述的FPGA模块包括桥接控制寄存器和桥接转换器，所述的桥接转换器通过控制接口和数据接口连接CPU单元；所述的HPS模块包括RAM控制器、ARM以及与ARM连接的多个驱动程序管理单元，所述的ARM上连接有AXI总线，HPS模块还包括以地址形式映射至AXI总线上的片外存储器、片外RAM和通信接口；所述的FPGA模块通过AXI总线连接至ARM。

所述的一种控制系统程序空间共享装置，其SoC-FPGA单元和CPU单元之间通过数据通路和控制线连接，所述的数据通路包括16位数据线和19位地址线，所述的控制线包括读信号线、写信号线、使能信号线和片选信号线。

所述的一种控制系统程序空间共享装置，其HPS模块还包括以地址形式映射至AXI总线上的调试接口、EPCS和QSPI芯片。

所述的一种控制系统程序空间共享装置，其SoC-FPGA模块选用Altera的C5SE系列芯片。

所述的一种控制系统程序空间共享装置，其CPU模块选用TI的TMS320C28346 CPU芯片。

本发明的目的之二是提供一种SoC-FPGA+CPU的控制系统程序空间共享方法，利用FPGA的可配置性实现对多种CPU的支持。

本发明解决其技术问题所采用的技术方案是：一种SoC-FPGA+CPU的控制系统程序空间共享方法，包括如下步骤：

a）、CPU单元向SoC-FPGA单元发起数据读写命令；

b）、SoC-FPGA单元收到命令后通过桥接器将数据传输至AXI总线上；

c）、AXI总线根据要求访问eMMC或者DDR3，然后将数据返回至桥接器；

d）、桥接器再将数据通过数据接口返回至CPU单元中，最终实现SoC-FPGA单元和CPU单元程序空间的共享。

所述的一种控制系统程序空间共享方法，桥接控制寄存器在指令接入AXI总线前判断操作是否合法。

所述的一种控制系统程序空间共享方法，其CPU单元对存储单元和外部RAM进行空间划分，用以存储多个版本的程序，然后根据需要加载不同版本的程序，实现版本管理。

所述的一种控制系统程序空间共享方法，其桥接转换器将CPU单元的控制信号和数据通路转接成符合AXI总线要求的格式，以实现对程序空间的访问和控制。

所述的一种控制系统程序空间共享方法，其CPU单元的程序更新可以通过通信接口直接对外部存储器中程序更新来实现，实现远程升级功。

本发明的有益效果是：位于SoC-FPGA侧的DDR3及eMMC芯片分别负责运行RAM和静态存储功能，将CPU芯片的数据通路和控制线连接至SoC-FPGA的FPGA侧引脚，然后对SoC-FPGA进行一定的开发后便能实现CPU对SoC-FPGA侧的DDR3和eMMC的高速访问；根据CPU的工作需求，将CPU的数据线和控制线与FPGA侧的IO引脚相连，然后在FPGA侧将数据线和控制线连接至桥接转换器，桥接转换器根据桥接控制寄存器的值来与来规范其与AXI（Advanced eXtensible Interface）总线连接，通过控制程序，实现CPU高速访问SoC-FPGA侧的片外存储器和片外RAM，最终实现程序空间的共享。

附图说明

图1是本发明程序空间共享装置的结构框图；

图2是本发明SoC-FPGA与CPU功能连接关系示意图。

具体实施方式

为了更加清楚的阐述本发明方案，下面结合附图和实例对发明内容进行进一步的说明。应当理解，此处所描述的具体是实施例仅用于解释本发明，保护范围并不局限于所述实例。

参照图1所示，本发明公开了一种控制系统程序空间共享装置，包括SoC-FPGA单元和CPU单元，所述的SoC-FPGA单元包括FPGA模块和HPS（Hard Processor System）模块，所述的SoC-FPGA模块选用Altera的C5SE系列芯片，所述的CPU模块选用TI的TMS320C28346 CPU芯片。

HPS侧运行嵌入式Linux系统，并负责系统管理工作，包含多种存储器和外部RAM驱动控制程序，从而实现对多种不同的存储器和外部RAM的支持。

所述的SoC-FPGA单元和CPU单元之间通过数据通路和控制线连接，其数据位宽和控制线数量应根据不同芯片的具体要求而定，FPGA侧的IO引脚能够灵活的满足这种需求的变化。作为一种具体的实施例，所述的数据通路包括16位数据线和19位地址线，所述的控制线包括读信号线、写信号线、使能信号线和片选信号线，将这些信号线接入到FPGA侧的引脚上，通过桥接转换器将这些信号转换后接入到AXI总线上，这样就可以实现CPU对SoC-FPGA侧的eMMC和DDR3的访问。

所述的FPGA模块包括桥接控制寄存器和桥接转换器，所述的桥接转换器通过控制接口和数据接口连接CPU单元，桥接器实现了地址及数据信息转换完成AXI总线与多口RAM单元间的通信匹配，各个扩展芯片的互访通过多口RAM单元即可直接实现，并且SoC-FPGA侧的资源也可与各个扩展芯片单元共享。

桥接控制器用于限制CPU访问eMMC和DDR3的地址范围，防止因地址错误导致系统崩溃；Linux系统负责整个系统的内存和存储管理，所以需要在eMMC和DDR3中分别划分出一定空间供CPU使用，空间的大小根据实际需求确定。

当CPU对DDR3发起一个读写指令后，会引起相应数据通路和控制线的变化。桥接转换器则将相应的动作转换为符合AXI总线协议的格式，桥接控制寄存器负责判断操作是否合法，判断为合法后指令才会接入AXI总线，AXI线利用RAM控制器驱动外部DDR3执行动作；对eMMC的操作也遵循同一个流程。

桥接转换器主要作用是解决CPU侧的慢速数据与AXI侧的高速数据间的速度匹配问题，使得两侧数据能够高效互传。桥接控制寄存器为桥接转换器的控制单元，其能够通过Linux进行在线控制；控制接口和数据接口为FPGA侧与CPU侧的数据交互接口，包括芯片所需的各种数据总线、地址总线、控制线、片选等。需要注意的是FPGA侧的时序设计应满足CPU侧的要求。

所述的HPS模块包括RAM控制器、ARM以及与ARM连接的多个驱动程序管理单元，所述的ARM上连接有AXI总线。

ARM主要负责运行Linux系统以及相关的系统管理工作，是HPS侧的核心部分；AXI为HPS侧的系统总线，其所有的外设单元（如DDR3、外部存储芯片等）及通信通路（如以太网、USB等）均通过AXI实现互联，其能够支持多主多从，是一个强大的片上总线系统。

HPS模块还包括以地址形式映射至AXI总线上的片外存储器（图中eMMC）、片外RAM（图中DDR3）、通信接口、调试接口、用于配置SoC-FPGA芯片的EPCS和QSPI芯片，CPU侧主要包括调试接口和其他应用接口，选用的eMMC和DDR3不但容量大、读写速度快，而且单位价格也便宜。

存储控制器以及RAM控制器为集成在HPS侧的功能硬件单元，其与Linux侧的驱动程序相结合就能够实现对外部相应芯片的控制；通信及其他功能接口为HPS侧的功能接口，常用的以太网、USB、SPI、I2C等接口均可支持。

所述的FPGA模块通过AXI总线连接至ARM，外部存储器和外部RAM挂载在SoC-FPGA侧的AXI总线上，CPU的数据通道和控制线连接至FPGA的IO引脚，通过FPGA内部建立的桥接转换器实现CPU与AXI总线的桥接，实现了CPU侧对外部存储器和外部RAM的访问，CPU程序的更新可通过SoC-FPGA侧的通信口来实现。

一种控制系统程序空间共享方法，涉及权利要求1中所述的包括SoC-FPGA单元和CPU单元，所述的SoC-FPGA单元包括FPGA模块和HPS模块的程序空间共享装置，包括如下步骤：

a）、CPU单元向SoC-FPGA单元发起数据读写命令；

b）、SoC-FPGA单元收到命令后通过桥接器将数据传输至AXI总线上；

c）、AXI总线根据要求访问eMMC或者DDR3，然后将数据返回至桥接器；

d）、桥接器再将数据通过数据接口返回至CPU单元中，最终实现SoC-FPGA单元和CPU单元程序空间的共享；

e）、CPU单元对SoC-FPGA侧的存储单元（eMMC）和外部RAM（DDR3）进行了空间划分，使得CPU能够对相应的空间进行独立的操作，外部存储器中可以分出多个存储块，用以存储多个版本的程序，然后根据需要加载不同版本的程序，实现版本管理；

f）、桥接转换器将CPU侧的控制信号和数据通路转接成符合AXI总线要求的格式，实现对程序空间的访问和控制。

g）、CPU单元通过通信接口可直接实现对外部存储器中程序的更新，实现远程升级功能。

上述实施例仅例示性说明本发明的原理及其功效，以及部分运用的实施例，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。