本发明涉及电源开关技术领域，尤其涉及时序响应技术领域，具体是指一种电源开关时序电路。
背景技术：
针对终端通信设备，往往包括了多种功能，比如一款pon网络通信产品，往往包含了pon、wifi、语音等功能，而且随着设备上功能的不断增加，各个芯片之间不可避免的存在着电源时序问题，而如何处理好电源之间的时序问题，通常是在电源使能管脚增加rc电路(如图1、2所示)，通过rc电路的关系来改变不同电源芯片对电源时序的要求。但是在某些特定场合，这种设计往往对电源的时序要求不明显，因此这就需要一种更好的方法解决这一对电源的时序要求不明显的问题。
技术实现要素：
本发明的目的是克服了上述现有技术的缺点，提供了一种能够满足电源时序要求的电源开关时序电路。
为了实现上述目的，本发明的电源开关时序电路具有如下构成：
该电源开关时序电路，其主要特点是，所述的电路包括依次连接的电源提供模块、主控芯片cpu模块和分压调节模块；
所述的电源提供模块为所述的主控芯片cpu模块提供第一电压源；
所述的主控芯片cpu模块与所述的电源输出模块相连接，所述的第一电压源与主控芯片cpu模块的电压源输入引脚端相连接，一第二电压源与主控芯片cpu模块的使能引脚端相连接，所述的第二电压源用于通过所述的主控芯片cpu模块的使能引脚端的电平状态驱动所述的第一电压源，以改变所述的第一电压源和第二电压源的驱动时序；
所述的分压调节模块用于根据需要来改变电阻值的大小，以调节所述电源开关时序电路的电压。
该电源开关时序电路的电源提供模块包括依次并联的第一电容、第二电容和第三电容，所述的第一电容的一端与所述的第一电压源相连接，所述的第一电容的另一端接地，所述的第三电容的一端通过所述的主控芯片cpu模块的电压源输入引脚与所述的主控芯片cpu模块相连接。
该电源开关时序电路的电路还包括一预留上拉电阻，所述的预留上拉电阻与所述的主控芯片cpu模块的电压源输入引脚端相连接，所述的预留上拉电阻用于在所述的电源开关时序电路对所述的第一电压源和第二电压源无时序要求时，便于所述的电源开关时序电路的直接上电。
该电源开关时序电路的预留上拉电阻不上件。
该电源开关时序电路的主控芯片cpu模块的使能引脚端还连接第一rc电路，所述的第一rc电路为互相并联的第四电容和第四电阻，所述的第四电阻的一端与所述的预留上拉电阻相连接，所述的第四电容的一端与所述的主控芯片cpu模块的使能引脚端相连接，所述的第四电阻和第四电容的另一端均接地。
该电源开关时序电路的分压调节模块包括第五电阻、第六电阻、第七电阻、第八电阻和第五电容，所述的第五电阻和第五电容相串联后成为第二rc电路，所述的第六电阻和第七电阻相串联后与所述的第二rc电路相并联，所述的第八电阻的一端连接于所述的第六电阻和第七电阻之间，所述的第八电阻的另一端接地。
该电源开关时序电路的电路还包括开关控制模块和自升压模块，所述的开关控制模块与主控芯片cpu模块的开关控制引脚端相连接，所述的自升压模块与主控芯片cpu模块的自升压引脚端相连接。
该电源开关时序电路的开关控制模块包括第六电容和第九电阻，所述的第六电容和第九电阻相串联，所述的第六电容的一端与所述的主控芯片cpu模块的开关控制引脚端相连接，所述的第九电阻的一端接地。
该电源开关时序电路的自升压模块包括第十电阻、第七电容、第一电感以及第八电容单元，所述的第十电阻和第七电容相串联后成为第三rc电路，所述的第三rc电路通过所述的第一电感与所述的第八电容相连接，所述的第三rc电路还与所述的第二rc电路相连接，所述的第八电容单元的输出端与所述的分压调节模块的输出端相连接，所述的第八电容单元的输出端为所述的电源开关时序电路的输出端。
该电源开关时序电路的第八电容单元为依次并联的第八电容、第九电容、第十电容、第十一电容、第十二电容、第十三电容、第十四电容和第十五电容，所述的第十四电容的一端接地。
采用了该发明中的电源开关时序电路，从根本上满足了电源开关之间的时序要求，为调节电源的时序问题提供了新的解决方案。特别是针对不同的电路，提供了更好更便利的时序解决方案，而这解决方案甚至对于复杂的cpu芯片也是可以共用的，具有更广泛的应用范围。
附图说明
图1为现有技术的电源开关时序电路的电路结构示意图。
图2为现有技术的电源开关时序电路的另一电路结构示意图。
图3为本发明的电源开关时序电路的电路结构示意图。
具体实施方式
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
请参阅图3所示，其为本发明的开关时序电路的电路结构示意图。该电源开关时序电路，其主要特点是，所述的电路包括依次连接的电源提供模块、主控芯片cpu模块和分压调节模块；
所述的电源提供模块为所述的主控芯片cpu模块提供第一电压源；
所述的主控芯片cpu模块与所述的电源输出模块相连接，所述的第一电压源与主控芯片cpu模块的电压源输入引脚端相连接，一第二电压源与主控芯片cpu模块的使能引脚端相连接，所述的第二电压源用于通过所述的主控芯片cpu模块的使能引脚端的电平状态驱动所述的第一电压源，以改变所述的第一电压源和第二电压源的驱动时序；
所述的分压调节模块用于根据需要来改变电阻值的大小，以调节所述电源开关时序电路的电压。
该电源开关时序电路的电源提供模块包括依次并联的第一电容、第二电容和第三电容，所述的第一电容的一端与所述的第一电压源相连接，所述的第一电容的另一端接地，所述的第三电容的一端通过所述的主控芯片cpu模块的电压源输入引脚与所述的主控芯片cpu模块相连接。
该电源开关时序电路的电路还包括一预留上拉电阻，所述的预留上拉电阻与所述的主控芯片cpu模块的电压源输入引脚端相连接，所述的预留上拉电阻用于在所述的电源开关时序电路对所述的第一电压源和第二电压源无时序要求时，便于所述的电源开关时序电路的直接上电。
该电源开关时序电路的预留上拉电阻不上件。
该电源开关时序电路的主控芯片cpu模块的使能引脚端还连接第一rc电路，所述的第一rc电路为互相并联的第四电容和第四电阻，所述的第四电阻的一端与所述的预留上拉电阻相连接，所述的第四电容的一端与所述的主控芯片cpu模块的使能引脚端相连接，所述的第四电阻和第四电容的另一端均接地。
该电源开关时序电路的分压调节模块包括第五电阻、第六电阻、第七电阻、第八电阻和第五电容，所述的第五电阻和第五电容相串联后成为第二rc电路，所述的第六电阻和第七电阻相串联后与所述的第二rc电路相并联，所述的第八电阻的一端连接于所述的第六电阻和第七电阻之间，所述的第八电阻的另一端接地。
该电源开关时序电路的电路还包括开关控制模块和自升压模块，所述的开关控制模块与主控芯片cpu模块的开关控制引脚端相连接，所述的自升压模块与主控芯片cpu模块的自升压引脚端相连接。
该电源开关时序电路的开关控制模块包括第六电容和第九电阻，所述的第六电容和第九电阻相串联，所述的第六电容的一端与所述的主控芯片cpu模块的开关控制引脚端相连接，所述的第九电阻的一端接地。
该电源开关时序电路的自升压模块包括第十电阻、第七电容、第一电感以及第八电容单元，所述的第十电阻和第七电容相串联后成为第三rc电路，所述的第三rc电路通过所述的第一电感与所述的第八电容相连接，所述的第三rc电路还与所述的第二rc电路相连接，所述的第八电容单元的输出端与所述的分压调节模块的输出端相连接，所述的第八电容单元的输出端为所述的电源开关时序电路的输出端。
该电源开关时序电路的第八电容单元为依次并联的第八电容、第九电容、第十电容、第十一电容、第十二电容、第十三电容、第十四电容和第十五电容，所述的第十四电容的一端接地。
在实际应用中，该电源开关时序电路的上拉电阻做预留处理，这样可以方便当不需要时序要求时，我们可以直接用12v的电压去使能。
在实际应用中，与所述主控芯片cpu模块的使能引脚端相连的第一rc电路可以进行进一步的调试处理，以满足不同时序的要求。
在实际应用中，用户可根据不同的时序要求来调整不同的电源时序。
在实际应用中，请参阅图3所示，该主控芯片cpu模块(输入的第一电压源位1.0v)的使能引脚是3.3v来驱动的，这就可以满足用户需要3.3v先于1.0v先启动的需求。
在实际应用中，第二电压源通过一电阻与主控芯片cpu模块的使能引脚端相连接，该电阻可根据需要选择不同的阻值以达到不同的使能电位，该电阻与所述第一rc电路中的第四电容处于分压模式。
采用了该发明中的电源开关时序电路，从根本上满足了电源开关之间的时序要求，为调节电源的时序问题提供了新的解决方案。特别是针对不同的电路，提供了更好更便利的时序解决方案，而这解决方案甚至对于复杂的cpu芯片也是可以共用的，具有更广泛的应用范围。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。