此至少一第一实体抹除单元的数目与最低门槛值来调整无用信息回收门槛值。其中，当调整前的无用信息回收门槛值减去至少一第一实体抹除单元的数目所获得的值大于最低门槛值时，调整后的无用信息回收门槛值会被设定为调整前的无用信息回收门槛值减去至少一第一实体抹除单元的数目所获得的值；并且当调整前的无用信息回收门槛值减去至少一第一实体抹除单元的数目所获得的值非大于最低门槛值时，调整后的无用信息回收门槛值会被设定为此最低门槛值。
[0023]在本发明的一范例实施例中，倘若第一数据为随机数据时，存储器控制电路单元从该空闲区中提取至少一第二实体抹除单元，将第一数据写入至此至少一第二实体抹除单元并且将此至少一第二实体抹除单元关联至数据区。
[0024]在本发明的一范例实施例中，上述存储器控制电路单元判断空闲区的实体抹除单元的数目是否不大于无用信息回收门槛值。倘若空闲区的实体抹除单元的数目不大于无用信息回收门槛值时，存储器控制电路单元执行数据合并程序以将数据区的至少一实体抹除单元关联至空闲区。
[0025]在本发明的一范例实施例中，在执行数据合并程序以将数据区的至少一实体抹除单元关联至空闲区的操作中，存储器控制电路单元从数据区的实体抹除单元中选择第三实体抹除单元，并且抹除第三实体抹除单元并且将抹除后的第三实体抹除单元关联至空闲区。此外，倘若第三实体抹除单元存有至少一有效数据时，存储器控制电路单元在抹除第三实体抹除单元之前先将此至少一有效数据从第三实体抹除单元复制到数据区中的第四实体抹除单元。
[0026]基于上述，数据写入方法、存储器控制电路单元与存储器储存装置，通过动态地维持专用于顺序数据的实体抹除单元，由此避免执行数据合并程序以缩短写入大量顺序数据的时间。
[0027]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0028]图1是根据一范例实施例所示出的主机系统与存储器储存装置；
[0029]图2是根据本发明范例实施例所示出的电脑、输入/输出装置与存储器储存装置的不意图；
[0030]图3是根据本发明范例实施例所示出的主机系统与存储器储存装置的示意图；
[0031]图4示出图1所示的存储器储存装置的概要方块图；
[0032]图5是根据一范例实施例所示出的存储器控制电路单元的概要方块图；
[0033]图6与图7是根据第一范例实施例所示出的管理实体区块的范例示意图；
[0034]图8?20是根据本发明一范例实施例所示出的以随机写入机制写入随机数据的范例；
[0035]图21是示出执行有效数据合并程序以完成后续写入指令的简化范例；
[0036]图22?23是根据本发明一范例实施例所示出的以顺序写入机制写入顺序数据的范例；
[0037]图24?27是根据本发明一范例实施例所示出的以随机写入机制写入随机数据的另一范例；
[0038]图28是根据本发明一范例实施例所示出的数据写入方法的流程图。
[0039]附图标记说明:
[0040]1000:主机系统；
[0041]1100:电脑；
[0042]1102:微处理器；
[0043]1104:随机存取存储器；
[0044]1106:输入/输出装置；
[0045]1108:系统总线；
[0046]1110:数据传输接口；
[0047]1202:鼠标；
[0048]1204:键盘；
[0049]1206:显示器；
[0050]1208:打印机；
[0051]1212:移动硬盘；
[0052]1214:存储卡；
[0053]1216:固态硬盘；
[0054]1310:数字相机；
[0055]1312:SD 卡；
[0056]1314:MMC 卡；
[0057]1316:存储棒；
[0058]1318:CF 卡；
[0059]1320:嵌入式储存装置；
[0060]100:存储器储存装置；
[0061]102:连接接口单元；
[0062]104:存储器控制电路单元；
[0063]106:可复写式非易失性存储器模块；
[0064]202:存储器管理电路；
[0065]204:主机接口；
[0066]206:存储器接口；
[0067]208:缓冲存储器；
[0068]210:电源管理电路；
[0069]212:错误检查与校正电路；
[0070]410(0)?410 (N):实体抹除单元；
[0071]502:系统区；
[0072]504:数据区；
[0073]506:空闲区；
[0074]508:取代区；
[0075]LBA (O)?LBA(H):逻辑单元；
[0076]LZ(O)?LZ(M):逻辑区域；
[0077]SDl?SD6:顺序数据；
[0078]RDl?RD16:随机数据；
[0079]S2801、S2803、S2805、S2807、S2809、S2811、S2813:数据写入方法的步骤。
【具体实施方式】
[0080]本发明提出的数据写入方法会将可复写式非易失性存储器模块实体抹除单元至少分组为数据区与空闲区，配置多个逻辑单元以映射数据区的实体抹除单元，以及以动态地维持可复写式非易失性存储器模块中的一预定数量的实体抹除单元来专用于写入顺序数据。特别是，上述数据区中的实体抹除单元的数目会被降低使得使用者可使用的存储器储存装置容量(即，逻辑地址或单元)减少，并将所减少的容量保留作为专用于写入顺序数据，由此使得以随机写入结构(也称为以页面为基础的存储器管理结构)的可复写式非易失性储存装置能够有效地缩短将主机系统所欲储存的大量顺序数据写入至可复写式非易失性存储器模块的时间。为了清楚地了解本发明，以下将以范例实施例来进行说明。
[0081]一般而言,存储器储存装置(也称,存储器储存系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。
[0082]图1是根据一范例实施例所示出的主机系统与存储器储存装置。
[0083]请参照图1，主机系统1000—般包括电脑1100与输入/输出(input/output,简称I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random access memory,简称RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出装置1106包括如图2的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图2所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。
[0084]在本发明实施例中，存储器储存装置100是通过数据传输接口 1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的操作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图2所示的移动硬盘1212、存储卡1214或固态硬盘(Solid State Drive,简称SSD) 1216等的可复写式非易失性存储器储存装置。
[0085]一般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一范例实施例中主机系统1000可以是数字相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数字相机(摄影机)1310时，可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick) 1316,CF卡1318或嵌入式储存装置1320 (如图3所示)。嵌入式储存装置1320包括嵌入式多媒体卡(EmbeddedMMC,简称eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
[0086]图4示出图1所示的存储器储存装置的概要方块图。
[0087]请参照图4，存储器储存装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。
[0088]在本范例实施例中，连接接口单元102是相容于序列先进附件(Serial AdvancedTechnology Attachment,简称SATA)标准。然而,必须了解的是,本发明不限于此,连接接口单兀102也可以是符合并列先进附件(Parellel Advanced Technology Attachment,简称PATA)标准、电气和电子工程师协会(Institute of Electrical and ElectronicEngineers,简称 IEEE) 1394 标准、高速周边零件连接接口(Peripheral ComponentInterconnect Express,简称 PCIExpress)标准、通用序列总线(Universal Serial Bus,简称USB)标准、超高速一代(Ultra High Speed-Ι,简称UHS-1)接口标准、超高速二代(Ultra High Speed-1I,简称 UHS-1I)接口标准、安全数字(Secure Digital,简称 SD)接口标准、存储棒(Memory Stick,简称MS)接口标准、多媒体储存卡(Multi Media Card,简称MMC)接口标准、小型快速(Compact Flash,简称CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,简称IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元可与存储器控制电路单元封装在一个芯片中，或布设于一包含存储器控制电路单元的芯片外。
[0089]存储器控制电路单元104用以执行以硬件形式或固件形式实现的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进