行数据的写入、读取与抹除等操作。
[0090]可复写式非易失性存储器模块106是电性连接至存储器控制电路单元104，并且用以储存主机系统1000所写入的数据。可复写式非易失性存储器模块106具有实体抹除单元410(0)?410 (N)。例如，实体抹除单元410(0)?410 (N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有复数个实体程序化单元，其中属于同一个实体抹除单元的实体程序化单元可被独立地写入且被同时地抹除。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。
[0091]更详细来说，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目之一并被抹除之记忆胞。实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。每一实体程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体存取地址用以储存使用者的数据，而冗余比特区用以储存系统的数据(例如，控制信息与错误更正码)。在本范例实施例中，每一个实体程序化单元的数据比特区中会包含4个实体存取地址,且一个实体存取地址的大小为512字节(byte)。然而,在其他范例实施例中，数据比特区中也可包含数目更多或更少的实体存取地址，本发明并不限制实体存取地址的大小以及个数。例如，在一范例实施例中，实体抹除单元为实体区块，并且实体程序化单元为实体页面或实体扇区，但本发明不以此为限。
[0092]在本范例实施例中，可复写式非易失性存储器模块106为多阶记忆胞(MultiLevel Cell，简称MLC) NAND型快速存储器模块(B卩，一个记忆胞中可储存2个比特数据的快速存储器模块)。然而，本发明不限于此，可复写式非易失性存储器模块106也可是单阶记忆胞(Single Level Cell，简称SLC)NAND型快速存储器模块(B卩，一个记忆胞中可储存I个比特数据的快速存储器模块)、复数阶记忆胞(Trinary Level Cell，简称TLC) NAND型快速存储器模块(即，一个记忆胞中可储存3个比特数据的快速存储器模块)、其他快速存储器模块或其他具有相同特性的存储器模块。
[0093]图5是根据一范例实施例所示出的存储器控制电路单元的概要方块图。
[0094]请参照图5，存储器控制电路单元104包括存储器管理电路202、主机接口 204与存储器接口 206。
[0095]存储器管理电路202用以控制存储器控制电路单元104的整体操作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存装置100操作时，此些控制指令会被执行以进行数据的写入、读取与抹除等操作。
[0096]在本范例实施例中，存储器管理电路202的控制指令是以固件形式来实现。例如，存储器管理电路202具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置100操作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等操作。
[0097]在本发明另一范例实施例中，存储器管理电路202的控制指令也可以程序码型式储存于可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元104被驱动时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运行此些控制指令以进行数据的写入、读取与抹除等操作。
[0098]此外，在本发明另一范例实施例中，存储器管理电路202的控制指令也可以一硬件形式来实现。例如，存储器管理电路202包括微控制器、记忆胞管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。记忆胞管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，记忆胞管理电路用以管理可复写式非易失性存储器模块106的实体抹除单元；存储器写入电路用以对可复写式非易失性存储器模块106下达写入指令以将数据写入至可复写式非易失性存储器模块106中；存储器读取电路用以对可复写式非易失性存储器模块106下达读取指令以从可复写式非易失性存储器模块106中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块106下达抹除指令以将数据从可复写式非易失性存储器模块106中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块106的数据以及从可复写式非易失性存储器模块106中读取的数据。
[0099]主机接口 204是电性连接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本范例实施例中，主机接口 204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口 204也可以是相容于PATA标准、IEEE1394标准、PCI Express标准、USB标准、UHS-1接口标准、UHS-1I接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。
[0100]存储器接口 206是电性连接至存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口 206转换为可复写式非易失性存储器模块106所能接受的格式。
[0101]在本发明一范例实施例中，存储器控制电路单元104还包括缓冲存储器208、电源管理电路210与错误检查与校正电路212。
[0102]缓冲存储器208是电性连接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。
[0103]电源管理电路210是电性连接至存储器管理电路202并且用以控制存储器储存装置100的电源。
[0104]错误检查与校正电路212是电性连接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路212会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,简称ECC Code),并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块106中。之后，当存储器管理电路202从可复写式非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路212会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
[0105]图6与图7是根据第一范例实施例所示出的管理实体区块的范例示意图。
[0106]请参照图6，存储器控制电路单元104 (或存储器管理电路202)会将实体抹除单元410(0)?410-(N)逻辑地分组为数据区504、空闲区506、系统区502与取代区508。
[0107]逻辑上属于数据区504与空闲区506的实体抹除单元是用以储存来自于主机系统1000的数据。具体来说，数据区504的实体抹除单元是被视为已储存数据的实体抹除单元，而空闲区506的实体抹除单元是用以替换数据区504的实体抹除单元。也就是说，当从主机系统1000接收到写入指令与欲写入的数据时，存储器管理电路202会从空闲区506中提取实体抹除单元，并且将数据写入至所提取的实体抹除单元中，以替换数据区504的实体抹除单兀。
[0108]逻辑上属于系统区502的实体抹除单元是用以记录系统数据。例如，系统数据包括关于可复写式非易失性存储器模块的制造商与型号、可复写式非易失性存储器模块的实体抹除单元数、每一实体抹除单元的实体程序化单元数等。
[0109]逻辑上属于取代区508中的实体抹除单元是用于损坏实体抹除单元取代程序，以取代损坏的实体抹除单元。具体来说，倘若取代区508中仍存有正常的实体抹除单元并且数据区504实体抹除单元损坏时，存储器管理电路202会从取代区508中提取正常的实体抹除单元来更换损坏的实体抹除单元。
[0110]特别是，数据区504、空闲区506、系统区502与取代区508的实体抹除单元的数量会依据不同的存储器规格而有所不同。此外，必须了解的是，在存储器储存装置100的操作中，实体抹除单元关联至数据区504、空闲区506、系统区502与取代区508的分组关系会动态地变动。例如，当空闲区506中的实体抹除单元损坏而被取代区508的实体抹除单元取代时，则原本取代区508的实体抹除单元会被关联至空闲区506。
[0111]请参照图7，存储器控制电路单元104 (或存储器管理电路202)会配置逻辑单元LBA(O)?LBA (H)以映射数据区504的实体抹除单元，其中每一逻辑单元具有多个逻辑页面以映射对应的实体抹除单元的实体程序化单元。并且，当主机系统1000欲写入数据至逻辑单元或更新储存于逻辑单元中的数据时，存储器控制电路单元104(或存储器管理电路202)会从空闲区506中提取一个实体抹除单元来写入数据，以替换数据区504的实体抹除单元。
[0112]为了识别数据每个逻辑单元的数据被储存在哪个实体抹除单元，在本范例实施例中，存储器控制电路单元104 (或存储器管理电路202)会记录逻辑单元与实体抹除单元之间的映射。并且，当主机系统1000欲在逻辑页面中存取数据时，存储器控制电路单元104(或存储器管理电路202)会确认此逻辑页面所属的逻辑单元，并且在此逻辑单元所映射的实体抹除单元中来存取数据。例如，在本范例实施例中，存储器控制电路单元104(或存储器管理电路202)会在可复写式非易失性存储器模块106中储存逻辑转实体地址映射表来记录每一逻辑单元所映射的实体抹除单元，并且当欲存取数据时存储器控制电路单元104(或存储器管理电路202)会将逻辑转实体地址映射表载入至缓冲存储器208来维护。
[0113]值得一提的是，由于缓冲存储器208的容量有限无法储存记录所有逻辑单元之映射关系的映射表