利用自对准双图案化工艺对晶圆进行图案化的方法
【技术领域】
[0001] 本发明构思的实施例涉及设计用于自对准双图案化工艺的布局的方法以及利用 该布局对包括半导体器件的晶圆进行图案化的方法。
【背景技术】
[0002] 随着半导体器件的集成度增大，利用光刻工艺可能难以形成超过分辨极限的精细 图案。因此，提出并研宄了多种想法以形成超过分辨极限的精细图案。
【发明内容】
[0003] 本发明构思的实施例提供了利用修改的布局（layout)在晶圆中形成包括一个或 多个半导体器件的图案的方法。
[0004] 本发明构思的其它实施例提供了利用自对准双图案化工艺来设计可用于在晶圆 中形成包括一个或多个半导体器件的图案的修改的布局的方法。
[0005] 本发明构思的技术目标不限于以上公开内容；基于以下描述，其它目标对于本领 域普通技术人员可变得清楚。
[0006] 根据本发明构思的一方面，一种对晶圆进行图案化的方法包括步骤：准备具有第 一设计图案、第二设计图案和第三设计图案的初始布局，其中第三设计图案位于第一设计 图案与第二设计图案之间；利用计算机从初始布局中提取包括第一设计图案的第一子布局 和包括第二设计图案的第二子布局；利用计算机形成包括第一修改的设计图案的第一修改 的子布局，通过修改第一子布局的第一设计图案获得所述第一修改的设计图案；利用计算 机产生包括第一修改的子布局和第二子布局的修改的布局；以及利用所述修改的布局执行 双图案化工艺。
[0007] 根据本发明构思的另一方面，一种对晶圆进行图案化的方法包括步骤：准备初始 布局，其包括第一设计图案、与第一设计图案平行地延伸的第二设计图案、设置在第一设计 图案与第二设计图案之间的第三设计图案以及设置在第一设计图案与第二设计图案之间 的第四设计图案，第三设计图案和第四设计图案包括通过第三设计图案与第四设计图案之 间的空间来分离的共线线段；利用计算机形成修改的布局，所述修改的布局包括第二设计 图案和通过修改第一设计图案获得的第一修改的设计图案，其中，第一修改的设计图案包 括第一设计图案和从第一设计图案延伸至所述空间上的第一额外图案；以及通过利用所述 修改的布局执行双图案化工艺来形成分别对应于第一设计图案至第四设计图案的第一最 终图案至第四最终图案。
[0008] 根据本发明构思的另一方面，一种布局设计方法包括步骤：准备初始布局，其包括 第一设计图案、第二设计图案、第一设计图案与第二设计图案之间的第三设计图案以及第 一设计图案与第二设计图案之间的第一空间，第一空间的宽度大于第三设计图案的宽度； 利用计算机增加与第一空间的至少一部分重叠的第一额外图案；以及利用计算机形成仅包 括第一设计图案、第二设计图案和第一额外图案的修改的布局。
[0009] 根据本发明构思的另一方面，一种布局设计方法包括步骤：准备初始布局，其包括 第一设计图案、第二设计图案、第三设计图案和第一空间，第一空间与第三设计图案的一个 表面接触并具有大于第三设计图案的宽度的第一宽度；利用计算机增加从第一设计图案的 一部分延伸至第一空间上的第一额外图案；以及利用计算机形成修改的布局，其包括第一 设计图案、第二设计图案和第一额外图案，并且不包括第三设计图案。
[0010] 根据本发明构思的另一方面，提供了一种对晶圆进行图案化的方法，其中利用第 一光掩模和第二光掩模在晶圆上执行自对准双图案化工艺，以在晶圆中进行图案化形成第 一最终图案、第二最终图案和第三最终图案。第三最终图案在第一最终图案与第二最终图 案之间。第一光掩模包括对应于第一最终图案的第一设计图案，第二光掩模包括额外图案 和对应于第二最终图案的第二设计图案二者。第一光掩模和第二光掩模不包括对应于第三 最终图案的独立图案。
【附图说明】
[0011] 图IA至图IK是示出根据本发明构思的各个实施例的设计用于自对准双图案化工 艺的修改的布局的方法和利用修改的布局形成的晶圆中的图案的示意性平面图；
[0012] 图IL和图IM是示出根据本发明构思的替代实施例的设计用于自对准双图案化工 艺的修改的布局的方法和利用修改的布局形成的晶圆中的图案的示意性平面图；
[0013] 图2A至图2K是示出根据本发明构思的其它实施例的设计用于自对准双图案化工 艺的修改的布局的方法和利用修改的布局形成的晶圆中的图案的平面图；
[0014] 图3A至图3E是示出根据本发明构思的另一些其它实施例的设计用于自对准双图 案化工艺的修改的布局的方法和利用修改的布局形成的晶圆中的图案的平面图；
[0015] 图4A至图4Q、图5A至图5Q以及图6A至图6Q是示出根据本发明构思的实施例的 通过利用修改的布局执行自对准双图案化工艺在晶圆中形成图案的方法的平面图；以及
[0016] 图7A至图7C是示出包括根据本发明构思的实施例制造的半导体器件的半导体模 块和电子系统的不意图和框图。
【具体实施方式】
[0017] 现在将参照示出了一些实施例的附图更加全面地描述各个实施例。然而，这些本 发明构思可按照不同形式实现，并且不应理解为限于本文阐述的实施例。此外，提供这些 实施例是为了使得本公开是彻底和完整的，并且将本发明构思全面地传递给本领域技术人 员。
[0018] 本文中用于描述本发明构思的实施例的术语不旨在限制本发明构思的范围。词 "一个"和"该"由于它们具有单个指示物而成为单数形式；然而，在本文中使用该单数形式 不应排除存在不止一个指示物。换句话说，除非上下文清楚指明不是这样，否则以单数形式 指代的本发明构思的元件的数量可为一个或多个。还应该理解，当术语"包括"、"包括…… 的"、"包含"和"包含……的"用于本文中时，其指明存在所列特征、整体、步骤、操作、元件和 /或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它 们的组。
[0019] 在附图中，为了清楚起见，可夸大层和区的尺寸和相对尺寸。应该理解，当一个元 件或层被称作"位于"另一元件或层"上"、"连接至"或"耦合至"另一元件或层时，所述一个 元件或层可直接位于另一元件或层上、连接至或耦合至另一元件或层，或者可存在中间元 件或层。相反，当一个元件被称作"直接位于"另一元件或层"上"、"直接连接至"或"直接 耦合至"另一元件或层时，不存在中间元件或层。
[0020] 本文中可使用诸如"在……下方"、"在……之下"、"下"、"在……之上"、"上"等的 空间相对术语，以描述附图中所示的一个元件或特征与另一元件或特征的关系。应该理解， 这样的描述旨在涵盖使用或操作中的除图中所示的取向之外的不同取向。例如，如果图中 的装置颠倒，则被描述为"在其它元件或特征之下"或"在其它元件或特征下方"的元件将 因此被取向为"在其它元件或特征之上"。因此，术语"在……之下"根据整体装置取向旨在 意指"在……之上"和"在……之下"。
[0021] 本文中参照可作为理想实施例和中间结构的示意图的剖视图来描述实施例。这 样，作为例如制造技术和/或公差的结果，可以预见附图中的形状的变化。因此，实施例 不应被解释为限于本文示出的区域的具体形状，而是包括例如由制造工艺导致的形状的偏 差。因此，图中示出的区域实际上是示意性的，并且它们的形状不旨在示出装置的区域的实 际形状，并且不旨在限制本发明构思的范围。
[0022] 在整个说明书中，相同的附图标记指代相同的元件。因此，即使在对应的附图中未 具体描述，也可参照其它附图描述相同的附图标记和相似的附图标记。然而，应该理解这些 相同的元件在不同的实施例中可呈现不同的形状或构造。例如，本文描述了各种第一设计 图案10、第二设计图案20和第三设计图案30。这些设计图案在不同的实施例中可具有不 同的形状，但是尽管形状上具有这些不同，但是在各实施例的每一个中，也将它们描述为第 一设计图案10、第二设计图案20和第三设计图案30。相似地，本文中描述了在不同的实施 例中可具有不同构造的各种修改的布局。再次声明，尽管构造上存在这些不同，也始终利用 附图标记Lm指代这些修改的布局，这是因为在各种情况下，通过附图标记Lm指示的元件是 一种修改的布局。
[0023] 在本发明构思的实施例中，各种初始布局和修改的布局可包括可被产生、存储和/ 或显示在计算机上的数字数据。初始布局和修改的布局可为设计数据或光掩模图案数据的 一部分。例如，本文的附图中示出的各种初始布局和修改的布局可为可显示在计算机监视 器上的图案设计的一部分。最终布局可为形成在晶圆上的理想的、现实的和实际的图案。晶 圆可包括形成在其上或其中的一个或多个半导体器件。应该理解，晶圆可包括例如衬底和 形成在衬底上的一层或多层。衬底可为半导体衬底或非半导体衬底。还应该理解，可将衬 底薄化或甚至去除衬底。例如，在晶圆上执行的图案化可包括在衬底的底表面上方的相同 高度处的一层或多层的图案化。
[0024] 在说明书中，关于"空间"是指图案之间的空白区域。也就是说，空间是其中未形成 图案的区域。空间可包括窄空间和宽空间。窄空间可指示当间隔件图案（spacer pattern) 形成在图案的周边上时可消失的间隔，宽空间可指示当间隔件图案形成在图案的周边上时 不消失的间隔。本发明构思对于自对准双图案化工艺来说可以是尤其可用的。自对准工艺 指通过在存在于布局中的图案的周边上形成间隔件来形成该布局中不存在的图案的工艺。 双图案化工艺是一种通过利用两个光掩模执行两次光刻工艺来在相同的层和/或水平中 形成图案的工艺。因此，本发明构思可包括执行自对准工艺和双图案化工艺二者。
[0025] 图IA至图IK是示出根据本发明构思的各个实施例的设计用于自对准双图案化工 艺的修改的布局的方法和利用修改的布局形成的晶圆中的图案的平面图。
[0026] 参照图1A，根据本发明构思的实施例的设计修改的布局的方法可包括准备初始布 局Li 0
[0027] 初始布局Li可包括在器件结构中形成在相同层和/或水平的至少三个设计图案， 诸如第一设计图案至第三设计图案（10、20和30)。第一设计图案10和第二设计图案20彼 此间隔开，并且第三设计图案30可位于第一设计图案10和第二设计图案20之间。例如， 第一设计图案10可具有沿着Y方向延伸的条形或线形。第二设计图案20可具有沿着Y方 向延伸的主体23、从主体23的第一端部部分沿着X方向延伸的第一端部21和/或从主体 23的第二端部部分沿着X方向延伸的第二端部22。第一端部21、第二端部22和主体23可 具有条形、肘形和/或线形。第三设计图案30可具有沿着Y方向延伸的条形。在本发明构 思的示例实施例中，第二设计图案20的第一端部21和第二端部22可与由第三设计图案30 限定的轴线"A"交叉或重叠。在另一实施例中，可省略第一端部21和第二端部22中的一 个。
[0028] 第一设计图案10和第二设计图案20中的每一个可与第三设计图案30通过窄空 间Sn间隔开。各个窄空间Sn的宽度可小于在晶圆的图案化中使用的光刻设备的极限分辨 率。初始布局Li可具有至少一个宽空间Sw，其宽度大于在晶圆的图案化中使用的光刻设备 的极限分辨率。通过执行双图案化工艺在宽空间Sw中形成的间隔件图案可限定第一设计 图案至第三设计图案（10、20和30)的周边。由于宽空间Sw布置为邻近或毗邻第一设计图 案至第三设计图案（10、20和30)而非位于第一设计图案至第三设计图案（10、20和30)之 间，因此可认为宽空间Sw未将第一设计图案至第三设计图案（10、20和30)分离。宽空间 Sw的宽度可大于光刻设备的极限分辨率和窄空间Sn的宽度。
[0029] 光刻设备的极限分辨率是指可利用特定光刻设备形成的最小图案宽度。因此，极 限分辨率可根据光刻设备、光刻工艺等而不同。通常，由以下等式1限定极限分辨率。
[0030] 及=女^ (等式I)
[0031] R :极限分辨率
[0032] k :工艺常数
[0033] λ :光的波长
[0034] Na:光刻设备的投影透镜的数值孔径
[0035] 工艺常数是指执行光刻工艺的操作员的能力。例如，针对光刻工艺中的使用，当假 设光的波长为193nm、投影透镜的数值孔径为0. 8并且工艺常数为0. 5时，极限分辨率为约 120nm。当根据本发明构思的实施例使用双图案化技术时，极限分辨率可减小为一半或更 小。
[0036] 参照图1B，所述方法可包括将初始布局Li分离为至少三个子布局Lsl、Ls2和 Ls3。至少三个子布局Lsl、Ls2和Ls3可包括第一设计图案10、第二设计图案20和第三设 计图案30。第一设计图案10、