一种NOR Flash保护电路的制作方法
【技术领域】
[0001]本发明涉及数字电路设计技术领域，特别是涉及一种NOR Flash保护电路。
【背景技术】
[0002]Nor Flash在铁路机车产品的智能硬件中应用非常广泛，既可用作存储启动代码和嵌入式操作系统的启动Flash(BootFlash),也可用作存储关键配置参数和重要用户数据的应用Flash(AppFlash)。无论上述哪种用途，Flash中都存储着极为重要的数据，一旦Flash受到意外写操作将导致数据损坏，进而危害系统安全。如何对Flash实施可靠地写保护策略，对提高系统安全性至关重要。
[0003]传统的Flash保护电路通常比较简单，多数采用以下两种方案:一是通过CPU控制其复位信号管脚，使Flash在不需进行写操作时一直处于复位状态，二是设法通过外部电路直接控制其写信号管脚，使Flash在不需进行写操作时一直写信号禁止状态，从而实现对Flash的写保护。
[0004]上述传统方案一中，通过使Flash在不需写操作时一直处于复位状态来实现写保护目的并非最优策略，而且还会带来额外功耗；方案二中直接控制写信号管脚的保护方法，其防护程度较低，且理论上仍存在Flash数据被破坏的风险，不适合应用到工作环境恶劣的铁路机车产品中。
[0005]因此，提供一种既不需要额外功耗、又能够对NOR Flash进行可靠有效的保护电路是非常有必要的。
【发明内容】
[0006]本发明的目的是提供一种NOR Flash保护电路，目的在于解决现有技术中存在额外功耗或对NOR Flash防护程度低的问题。
[0007]为解决上述技术问题，本发明提供一种NOR Flash保护电路，包括:
[0008]中央处理单元，用于向看门狗芯片输出喂狗信号及模式选择信号，并向可编程逻辑器件发送控制信号；
[0009]看门狗芯片，用于接收所述喂狗信号以及模式选择信号，向NOR Flash芯片输出复位信号；
[0010]可编程逻辑器件，用于接收所述控制信号，向所述NOR Flash芯片输出读写操作指令；
[0011]其中，所述中央处理单元的第一输出端与所述看门狗芯片的喂狗信号输入端相连，第二输出端与所述看门狗芯片的模式选择信号端相连；所述看门狗芯片的复位信号输出端与所述NOR Flash芯片的复位管脚相连；所述可编程逻辑器件的输入端与所述中央处理单元的第三输出端相连，输出端与所述NOR Flash芯片的读写操作管脚相连。
[0012]可选地，还包括:
[0013]—端与电源相连，另一端与所述可编程逻辑器件的输出端以及所述NOR Flash芯片的读写操作管脚相连的跨接套。
[0014]可选地，所述可编程逻辑器件的输入端无正确脉冲串输入时，输出端输出为高阻
??τ O
[0015]可选地，所述可编程逻辑器件为现场可编程门阵列。
[0016]可选地，所述可编程逻辑器件为复杂可编程逻辑器件。
[0017]可选地，所述看门狗芯片为ΜΑΧ6751芯片。
[0018]可选地，还包括:
[0019]位于所述中央处理单元的第一输出端以及所述看门狗芯片的喂狗信号输入端之间的第一电阻。
[0020]可选地，还包括:
[0021]位于所述中央处理单元的第二输出端以及所述看门狗芯片的模式选择信号端之间的第二电阻。
[0022]可选地，还包括:
[0023]位于所述可编程逻辑器件的输入端以及所述中央处理单元的第三输出端之间的第三电阻。
[0024]可选地，还包括:
[0025]位于所述可编程逻辑器件的输出端以及所述NOR Flash芯片的读写操作管脚之间的第四电阻。
[0026]本发明所提供的NOR Flash保护电路，采用中央处理单元对看门狗芯片的喂狗和模式选择进行控制，使看门狗芯片输出复位信号来控制NOR Flash芯片的复位管脚。另外，中央处理单元通过向可编程逻辑器件发送命令，以控制NOR Flash芯片的读写操作。本发明通过对NOR Flash的复位管脚以及读写操作管脚的联合控制，能够实现对NOR Flash的可靠写保护。
【附图说明】
[0027]图1为本发明所提供的NOR Flash保护电路的一种【具体实施方式】的示意图；
[0028]图2为本发明所提供的NOR Flash保护电路的另一种【具体实施方式】的示意图；
[0029]图3为本发明所提供的NOR Flash保护电路的原理示意图。
【具体实施方式】
[0030]本发明的核心是提供一种NOR Flash保护电路，以解决NOR Flash在铁路机车产品的恶劣工作环境中由于未能受到有效写保护而导致数据被意外破坏的问题。
[0031]为了使本技术领域的人员更好地理解本发明方案，下面结合附图和【具体实施方式】对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0032]本发明所提供的NOR Flash保护电路的一种【具体实施方式】的示意图如图1所示，该电路包括:
[0033]中央处理单元1，用于向看门狗芯片2输出喂狗信号及模式选择信号，并向可编程逻辑器件3发送控制信号；
[0034]看门狗芯片2，用于接收所述喂狗信号以及模式选择信号，向NOR Flash芯片4输出复位信号；
[0035]可编程逻辑器件3，用于接收所述控制信号，向所述NOR Flash4芯片输出读写操作指令；
[0036]其中，所述中央处理单元I的第一输出端与所述看门狗芯片2的喂狗信号输入端相连，第二输出端与所述看门狗芯片2的模式选择信号端相连；所述看门狗芯片2的复位信号输出端与所述NOR Flash芯片4的复位管脚相连；所述可编程逻辑器件3的输入端与所述中央处理单元I的第三输出端相连，输出端与所述NOR Flash芯片4的读写操作管脚相连。
[0037]本发明所提供的NOR Flash保护电路，采用中央处理单元对看门狗芯片的喂狗和模式选择进行控制，使看门狗芯片输出复位信号来控制NOR Flash芯片的复位管脚。另外，中央处理单元通过向可编程逻辑器件发送命令，以控制NOR Flash芯片的读写操作。本发明通过对NOR Flash的复位管脚以及读写操作管脚的联合控制，能够实现对NOR Flash的可靠写保护。
[0038]本发明所提供的NOR Flash保护电路的另一种【具体实施方式】的示意图如图2所示，与上一实施例相比，该保护电路进一步包括有:
[0039]一端与电源相连，另一端与所述可编程逻辑器件的输出端以及所述NOR Flash芯片的读写操作管脚相连的跨接套K ;
[0040]此外，本实施例还可以包括:
[0041]位于所述中央处理单元的第一输出端以及所述看门狗芯片的喂狗信号输入端之间的第一电阻R5 ；
[0042]位于所述中央处理单元的第二输出口以及所述看门狗芯片的模式选择信号端之间的第二电阻R6 ；
[0043]位于所述可编程逻辑器件的输入端以及所述中央处理单元的第三输出端之间的第三电阻R7 ；
[0044]位于所述可编程逻辑器件的输出端以及所述NOR Flash芯片的读写操作管脚之间的第四电阻R8。
[0045]本发明所提供的NOR Flash保护电路中，其可编程逻辑器件可以为现场可编程门阵列(FPGA)，也可以为复杂可编程逻辑器件(CPLD)。在本【具体实施方式】中，具体采用现场可编程门阵列(FPGA)。
[0046]在本实施例中，中央处理单元(CPU)通过两个输出端，即第一输出端以及