206:显示器；
[0041]1208:打印机；
[0042]1212:U 盘；
[0043]1214:记忆卡；
[0044]1216:固态硬盘；
[0045]1310:数码相机；
[0046]1312:SD 卡；
[0047]1314:MMC 卡；
[0048]1316:记忆棒；
[0049]1318:CF 卡；
[0050]1320:嵌入式存储装置；
[0051]100:存储器存储装置；
[0052]102:连接接口单元；
[0053]104:存储器控制电路单元；
[0054]106:可复写式非易失性存储器模块；
[0055]410(0)?410 (N):实体抹除单元；
[0056]202:存储器管理电路；
[0057]204:主机接口；
[0058]206:存储器接口；
[0059]252:缓冲存储器；
[0060]254:电源管理电路；
[0061]256:差错校验与校正电路；
[0062]610(0)?610(D):逻辑地址；
[0063]602:存储区；
[0064]606:系统区；
[0065]700:串接结构；
[0066]S802、S804、S806:存储器管理方法各步骤。
【具体实施方式】
[0067]一般而言,存储器存储装置(也称,存储器存储系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
[0068]图1是根据本发明的一范例实施例所示出的主机系统与存储器存储装置的示意图。图2是根据本发明的一范例实施例所示出的主机系统与输入/输出装置的示意图。图3是根据本发明的一范例实施例所示出的主机系统与存储器存储装置的示意图。
[0069]请参照图1，主机系统1000 —般包括电脑1100与输入/输出(input/output, I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random accessmemory, RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出装置1106包括如图2的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图2所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。
[0070]在一范例实施例中，存储器存储装置100是通过数据传输接口 1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的操作可将数据写入至存储器存储装置100或从存储器存储装置100中读取数据。例如，存储器存储装置100可以是如图2所示的U盘1212、记忆卡1214或固态硬盘(SolidState Drive, SSD) 1216等的可复写式非易失性存储器存储装置。
[0071]一般而言，主机系统1000为可实质地与存储器存储装置100配合以存储数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来作说明，然而，在另一范例实施例中，主机系统1000可以是数码相机、摄像机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄像机)1310时，可复写式非易失性存储器存储装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick) 1316、CF卡1318或嵌入式存储装置1320(如图3所示)。嵌入式存储装置1320包括嵌入式多媒体卡(EmbeddedMMC, eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
[0072]图4是示出图1所示的存储器存储装置的概要方块图。
[0073]请参照图4，存储器存储装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。
[0074]在本范例实施例中，连接接口单元102是兼容于串行高级技术附件(SerialAdvanced Technology Attachment, SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元102也可以是符合并行高级技术附件(Parallel Advanced TechnologyAttachment, PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers, IEEE) 1394 标准、高速外设连接接口(Peripheral ComponentInterconnect Express, PCI Express)标准、通用串行总线(Universal Serial Bus, USB)标准、超高速一代(Ultra High Speed-1, UHS-1)接口标准、超高速二代(Ultra HighSpeed-1I, UHS-1I)接口标准、安全数码(Secure Digital, SD)接口标准、记忆棒(MemoryStick, MS)接口标准、多媒体存储卡(Multi Media Card, MMC)接口标准、小型快闪(CompactFlash, CF)接口标准、集成式驱动电子接口(Integrated Device Electronics, IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元102可与存储器控制电路单元104封装在一个芯片中，或布设于一包含存储器控制电路单元104的芯片外。
[0075]存储器控制电路单元104用以执行以硬件形式或固件形式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等操作。
[0076]可复写式非易失性存储器模块106是电性连接至存储器控制电路单元104，并且用以存储主机系统1000所写入的数据。可复写式非易失性存储器模块106具有实体抹除单元410(0)?410 (N)。例如，实体抹除单元410(0)?410 (N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有复数个实体程序化单元，并且属于同一个实体抹除单元的实体程序化单元可被独立地写入且被同时地抹除。例如，每一实体抹除单元是由128个实体程序化单元所组成。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。
[0077]更具体来说，每一个实体抹除单元包括多条字符线与多条比特线，每一条字符线与每一条比特线交叉处配置有一个存储单元。每一个存储单元可存储一或多个比特。在同一个实体抹除单元中，所有的存储单元会一起被抹除。在此范例实施例中，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体区块。另一方面，同一个字符线上的存储单元会组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一个字符线上的实体程序化单元可被分类为下实体程序化单元与上实体程序化单元。一般来说，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度。在此范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页面或是实体扇(sector)。若实体程序化单元为实体页面，则每一个实体程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体扇，用以存储使用者的数据，而冗余比特区用以存储系统的数据(例如，错误更正码)。在本范例实施例中，每一个数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte，B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，本发明并不限制实体扇的大小以及个数。
[0078]在本范例实施例中，可复写式非易失性存储器模块106为多阶存储单元(MultiLevel Cell, MLC)NAND型快闪存储器模块，即一个存储单元中可存储至少2个比特。然而，本发明不限于此，可复写式非易失性存储器模块106也可是单阶存储单元(Single LevelCell, SLC)NAND型快闪存储器模块、复数阶存储单元(Trinary Level Cell, TLC)NAND型快闪存储器模块、其他快闪存储器模块或其他具有相同特性的存储器模块。
[0079]图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图。
[0080]请参照图5，存储器控制电路单元104包括存储器管理电路202、主机接口 204与存储器接口 206。
[0081]存储器管理电