混合密度存储卡的制作方法

专利名称：混合密度存储卡的制作方法
技术领域：
本发明涉及一种用于数据存储的存储器系统，尤其涉及一种用于数据存储的混合密度存储器系统。
背景技术：
存储卡通常被用来存储与各种产品(例如，电子产品)一起使用的数字式数据。存储卡的例子如采用闪存型或EEPROM型存储器单元以存储数据的闪存卡。闪存卡具有一相对较小的形状因子，并已经用于为各种产品存储数字式数据，这些产品如相机、手持计算机、机顶盒、手持或其它小型音频播放器/录音机(例如，MP3装置)和医学监测器。闪存卡的主要供应商是加拿大(CA)的Sunnyvale的SanDisk公司。
人们不断需要这些存储卡可以存储越来越多的数据量。因此，这些存储卡中的单个存储组件已经得到发展，可以支持多个级别，以便有效地存储多位数据。传统的存储组件仅仅存储两个状态，而多级或高密度存储组件存储超过两个状态的多个状态(例如，四个状态)。例如，一些当今多级存储卡中的单个存储组件能存储四(4)个级别，并因此能有效地使单个存储组件存储两(2)位数据。尽管这些多个级别允许一存储器阵列实质地存储相当大的数据量，而不用相应地增加其尺寸或成本，但是较难于从该存储器阵列中读出存储的数据。结果，存储卡的性能(主要是读出性能)受到了负面的影响。
因此，需要在维持存储卡的高性能操作的同时，改进用于提供高密度存储的方式。

发明内容
一般而言，本发明涉及一种提供混合密度存储的存储器系统(例如，存储卡)。该存储器系统不但产生了高密度存储，也产生了高性能操作。根据本发明的一个方面，将被存储在存储器系统内的某些数据能以低密度存储方式得到存储，以使其提供功能强大的存储和/或高速检索。能用中等速度或中等功能强度检索的其它数据能被以一种空间(区域)有效的方式存储到更到密度的存储器中。
本发明能用多种方式来得到实现。例如，可将本发明作为一系统、装置或方法来实现。下面描述了本发明的几个实施例。
作为一个连接到一主机的存储器系统，本发明的一个实施例至少包括多个存储组件、配置用于低密度存储的该存储组件的第一部分、配置用于高密度存储的第二部分，和一个以操作方式连接到存储组件的控制器，该控制器的操作可以接收来自主机的、用于数据访问的命令，并根据这些命令控制在存储器组件中读出和写入数据。
由于一个混合存储装置具有一单个基板，本发明的一个实施例至少包括多个低密度存储组件、多个高密度存储组件和一个以操作方式连接到低密度存储组件与高密度存储组件的控制器。该控制器的操作可以控制在低密度存储器组件与高密度存储组件中读出、写入和擦除数据。
作为一个便携式存储卡，本发明的一个实施例至少包括一个数据存储阵列和一个以操作方式连接到存储组件的控制器，该数据存储阵列至少包括一个具有第一功能强度的第一数据存储区域和一个具有第二功能强度的第二数据存储区域，该控制器的操作可以控制读出和将数据写入到数据存储阵列。
作为一个便携式存储卡，本发明的另一个实施例至少包括一个数据存储阵列和一个以操作方式连接到存储组件的控制器，该数据存储阵列至少包括一个具有第一数据存储密度的第一数据存储区域和一个具有第二数据存储密度的第二数据存储区域，第二密度是第一密度的至少两倍，该控制器的操作可以控制读出和将数据写到该数据存储器阵列。
作为一个用于迅速形成一存储器产品的地址转换表的方法，该存储器产品具有排列在逻辑块中的数据存储组件，每一逻辑块包括多个数据单元，每个数据单元具有一标题部分和一数据部分，本发明的一个实施例至少包括下列操作确定需要产生地址转换表；读出每一逻辑块中的至少一个数据单元的标题部分；从相应的标题部分读出为每一逻辑块确定物理地址；及通过以与其中对应的逻辑块的逻辑地址相关联的方式存储物理地址，从而形成地址转换表。
下文将结合用实例方式描述本发明原理的附图进行详细描述，以使本发明的其它方面和优点更加明显。


结合附图，通过下面的详细描述，将很容易理解本发明，其中相同的指示数字表示相同的结构组件，其中图1是根据本发明的一个实施例的一种存储器系统的方框图；图2是根据本发明的另一个实施例的一种存储器系统的方框图；图3是根据本发明的一个实施例的一种存储器阵列的示意图；
图4A说明了图3中所示的一种单元的代表性格式；图4B说明了图3中所示的一种单元的代表性密度配置；图5是根据本发明的一个实施例的读出过程的流程图。
具体实施例方式
本发明涉及一种提供混合密度存储的存储器系统。根据本发明的一个方面，将被存储在存储器系统内的某些数据能以低密度存储方式得到存储，以使其提供功能强大的存储及/或高速再现。能用中等速度或中等功能强度检索的其它数据能用一种空间(区域)有效的方式被存储到更高密度的存储器中。
例如，该存储器系统与存储卡(如插入式卡)、记忆棒、一些其它半导体存储器产品相关联。存储卡的例子包括PC卡(原来的PCMCI A装置)、闪存卡、闪存盘、多媒体卡和ATA卡。
下面参照图1-5讨论本发明的这个方面的实施例。然而，本技术领域的专业人士会很容易地体会到，其中参照这些附图给出的详细描述被用作解释目的，由于本发明的范围超出了这些有限的实施例。
图1是根据本发明的一个实施例的一存储器系统100的方框图。存储器系统100包括一个混合存储器102、一个存储控制器104和一个随机存储器(RAM)106。一第一总线108将混合存储器102连接到存储控制器104。一第二总线110将RAM106连接到存储控制器104。存储器系统100的存储控制器104通过一主机总线112与一主机(或一主机控制器)连接。该主机(或主机控制器)控制全部存储和从混合存储器102检索数据。
混合存储器102包括一数据存储组件阵列，混合存储器102称为混合是因为可用至少两种不同的存储密度模式来操作该数据存储组件。那些用被称为低密度模式的第一密度模式操作的数据存储组件能存储将被存储的数据，以使其能用比高密度存储更快的速度或更大的功能强度来得到访问。那些用被称为高密度模式的第二密度模式操作的数据存储组件能存储将被存储的数据，以使这些数据能用较高密度得到存储。因此，与那些用低密度模式操作的数据存储组件相比，那些用高密度模式操作的数据组件需要较多的访问时间，并提供较低的功能强度。
存储控制器24与混合存储器102相互作用以读出、写入和擦除存储到各种数据存储组件的数据。无论数据存储组件用何种密度模式，写操作和擦除操作都是相同的。关于从数据存储组件中读出数据，尽管读出也可以相同，但是为了取得由混合存储器配置提供的优点，存储控制器104能识别用具有较高速度的低密度模式存储在那些数据存储组件中的数据读出，该较高的速度比参照使用高密度模式的数据存储组件得到的速度要快。通常，高与低密度数据存储组件之间的差别可由存储控制器104或主机的外部硬件或软件所控制。
存储器系统100包括存储配置、控制或其它临时数据的RAM106。应注意到，混合存储器102一般是非易失性存储器，而RAM106是易失性存储器。在本发明的一个实施例中，混合存储器102采用一逻辑阵列配置，于是RAM16能用于存储一个或多个用于在物理地址与逻辑地址之间转换的地址转换表。假设用动态方式确定该地址转换表，则存储器的整体性能将降低。另外，与产生这种地址转换表相关联的延迟开销对存储器系统100的使用会产生问题，特别是在实时(或接近实时的)环境中，因为此延迟开销影响存储器访问时间。
另外，由于对存储器系统100的成本考虑，RAM106的尺寸需要保持相当有限。结果，在RAM106中仅存储混合存储器102可能所需的地址转换的一部分或所有的给定点。因此，如所需和在动态基础上，在对混合存储器102的访问可用之前，存储控制器104可能需要产生一个附加的地址转换表(或改变一个已有的地址转换表)，并将其存储到RAM106。在此情况下，用于访问存储在混合存储器102的高密度区域的数据的访问时间可能出现明显的延迟。幸运的是，根据本发明的一个实施例，存储在混合存储器102中、用来产生地址转换表的信息被存储在用低密度模式操作的数据存储组件中，以使访问时间得到最小的延迟。结果，能迅速地产生所需的地址转换表，并且因此能在较短时间内访问混合存储器102中的所需数据，该时间短于从高密度存储器中访问数据的传统可能方式。
与存储在用低密度模式操作的数据存储组件中的数据相比，存储在用高密度模式操作的数据存储组件中的数据具有较弱的功能强度，因为更可能产生影响数据可靠性的干扰、杂波和其它因素。也用此种方式处理那些用低密度模式操作的数据存储组件，以使其与那些用于用高密度模式存储数据的数据存储组件相比具有较高的耐用度。因此，当提供下述的任意一个标准时，其能有利于在那些用低密度模式操作的数据存储组件中存储这样的数据，即必须被经常读出和写入的数据，在关键时刻必须被读出的数据，严重影响性能的数据或者需要额外强壮性的数据。此外，假如给定了用低密度模式操作的数据存储组件的更强的功能强度，与用高密度模式操作的数据存储组件所需要的错误校正相比可采用较弱形式(或完全不用)的错误校正(例如，ECC，CRC，奇偶校验等)。
有多种折中的选择。当低密度模式提供快速读出操作，降速存储相同数量的信息是另外数据存储组件所需的。因此，有一个空间——性能的折中。混合存储器102也能采用多于两种密度模式的多种模式。例如，混合存储器102能使用一个低密度模式、一个中等密度模式和一个高密度模式。尽管低密度模式和高密度模式是相对的，但是作为一例，如果低密度模式是每一数据存储组件存储一位或可能两位数据的时候，那么高密度模式是每一数据存储组件存储三位或更多位数据的时候。一个存储多于一位数据的数据存储组件被认为是一个多级数据存储组件。例如，一个具有高密度存储的用于存储四位数据的数据存储组件在该数据存储组件中提供十六(16)个不同的级别。
一般而言，与一区块(例如，扇区)相关联的开销数据能用比该块的数据低的密度存储。用这样的方式，为了确定数据块的物理地址或其它特征，能分离地从该数据中迅速读出该开销信息。该开销信息的更加迅速的可用性允许改进读出访问性能。
存储器系统可以使用一个擦除集中控制(erase-pooling)方案分配其数据块。有关擦除集中控制的详细信息，可见于2001年1月19日提交的、题目为“在非易失性存储器中的局部块数据编程和读出操作”(“Partial BlockData Programming and Reading Operations in a Non-Volatile Memory”)的专利申请09/7,666,436号，其以参考的方式一并引入本申请。该擦除集中控制方案需要许多读出操作以确定已经写入数据的地方。当第一次访问该混合存储器的一个新区域时，一个数据块的开销信息的读出能引起相当大的延迟，因此引起带有实时操作(例如，MP3播放器)的问题。例如，在一个实时音频应用中，使用者可能听到音乐中的一个跳跃。如果在低密度数据存储组件中存储该开销信息，那么就能减小这个不希望有的延迟，因此减少了数据搜索操作和全部数据的访问性能。这种方法的缺陷是用低密度存储写入的开销信息的某一部分需要更大的数据存储区域。这意味着需要分配额外的空间来存储该开销信息。这个方案可应用于邻接于位于相同物理区域的数据块存储开销数据的情况，或应用于与该块(例如，系统扇区)分离地存储该开销。这两种情况下的任一情况下的该开销数据可具有一分离的可用来为数据块改进该开销信息的读出可靠性的CRC、ECC、奇偶校验或其它区域。
本发明特别适用于任意类型的闪存数据存储和跨越多种不同的密度。用来存储低密度信息的闪存存储器单元可能完全等同于那些用于高密度数据的存储器单元。可通过控制闪存存储器装置中的电路或外部控制硬件或软件来取得高与低密度组件应用之间的差别。另外，尽管在较佳方法中，可在一单个芯片上实现本发明，但是也可利用密度不同的几个分离芯片来实现(即，不是必须在同一芯片、区块或扇区中)。此外，可在一个单独的芯片(半导体芯片)上实现存储器系统100，如一个片内系统(SOC)，或可在多个芯片上实现。例如，可在一个芯片上实现混合存储器102，并可在一主机系统中远程地实现存储控制器104和RAM106。
图2是根据本发明的一个实施例的一个存储器系统200。存储器系统200包括一存储器阵列201，该存储器阵列包括一第一区域(区域1)204、一第二区域(区域2)206和一第三区域(区域3)208。存储器系统200也包括一存储控制器210。存储控制器210通过一存储器总线212连接到存储器阵列202。存储器系统200进一步包括一存储在一RAM216中的逻辑到物理转换表214。逻辑到物理转换表214存储逻辑地址和物理地址之间的地址转换信息。存储控制器210通过一转换总线218连接到RAM216(并因此连接逻辑到物理转换表214)，并通过一主机总线220连接到一主机。当该主机要求访问存储器系统200中的数据时，存储控制器210接收相应于将被访问的数据的逻辑地址。然后存储控制器210与逻辑到物理转换表214相合以把要被访问的数据的逻辑地址转换成存储器阵列202的物理地址。然后，存储控制器210用该物理地址访问存储器阵列202的适当区域中的数据。然后该检索的数据被返回到该主机。
按照本发明，以较低密度操作模式使用存储器阵列202中的数据存储组件的一部分，该较低密度操作模式比存储器202中的其它数据存储组件所用的模式密度低。具体而言，用低密度格式将与逻辑到物理地址转换相关联的开销信息存储在存储器阵列202中，以使存储控制器210能迅速检索该开销信息。在访问数据之前，为了确定将被存储在逻辑到物理地址转换表214中的地址转换信息需要该开销信息。由于用于这些转换表的存储量(即，RAM16)是有限的，所以在这种可被产生出的逻辑到物理地址转换表214中的速度是重要的。换言之，仅有一部分所需的地址转换能被存储在任意的给定点。例如，参照图2，如果存储器阵列202支持三个区域，那么，作为一个例子，可假设逻辑到物理地址转换表214能存储与三个区域中的仅仅一个区域相关联的地址转换。因此，如果将被访问的数据是在两个剩余区域的另一个中，那么优先访问这样的数据，那么需要产生所需的地址转换并将其存储在逻辑到物理地址转换表214中(其将替换存储在其中的先前已存储的地址转换信息)。
图2所示的存储器系统200的存储器阵列202可采用多种形式和配置。也可用多种方式构造存储器阵列202的存储器组件。该存储器组件提供非易失性数字式数据存储。本发明很适用于具有采用闪存或EEPROM存储器存储组件的应用。正常情况下，存储器阵列202被提供于一个单独的基板或集成电路上；然而，存储器阵列202也可由多个基板或集成电路形成。
图3是根据本发明的一个实施例的一存储器阵列300的示意图。例如，存储器阵列300适用于如图2所阐释的存储器阵列202那样的应用。存储器阵列300包括多个区域。即，区域1、区域2、区域3、区域4、......、区域X。每一个区域具有相同的结构，因此，下面仅详细描述区域1。在区域1中，由多个逻辑块(LB)302。这些逻辑块标记为LBa、LBb、LBc、......、LBn。每一个逻辑块302含有多个单元(U)304。图3中示出的每一个逻辑块302包括N个单元，即U1、U2、U3、......、UN。这些单元304的每一单元都依次存储多位数据。
图4A说明了一个用于图3中所示的一个单元304的代表性格式。图4A中所示的单元400包括一标题部分402和一数据部分404。标题部分402也称为开销或开销信息。标题部分402至少包括一特定单元304的逻辑地址。数据部分404存储数据。因此，单元400适合于多个字节的信息。作为一例，该单元能表现540字节的信息，其大部分都适合于数据部分404。
在一个实施例中，逻辑块302中的单元304的排列能使与单元304相关联的物理地址在一逻辑块302中彼此相邻。另外，每一逻辑块可含有一固定组(套)的单元304。为了产生该区域的“逻辑-到-物理”地址转换表，这些特征允许仅读出每一逻辑块302中的第一单元(U1)304。另外，一区域的多个逻辑块302的第一单元(U1)304也利用低密度存储和高密度存储的组合。例如，如在图4B中所示，一个用于每一逻辑块302中的第一单元(U1)304的典型配置450能利用低密度存储单元452存储第一单元(U1)304的标题部分402，并能采用高密度存储单元454存储与第一单元(U1)304相关联的数据404，逻辑块302的其它所有单元304也一样如此。
图5是根据本发明的一个实施例的读出过程500的流程图。例如，在从一存储器阵列读出某些数据期间由一存储控制器执行读出过程500。作为例子，读出过程500能由图1所阐释的存储控制器104或图2所阐释的存储控制器102来执行。
读出过程开始于一个判断502，该判断确定是否已经接收到一个读出请求。例如，一主机控制器能通过发出一读出请求来启动读出过程500。当判断502确定没有接受到一个读出请求，能执行另一个过程504。另一个过程504适合于写入、擦除或其它系统操作。
另一方面，当判断502确定已经接收到一读出请求，一判断506确定一相应的物理地址是否可用。该相应的物理地址识别用于将被从其中读出的数据的存储器阵列中的精确的物理位置。当在该存储器系统(即，在该存储器系统的RAM中)中提供适当的地址转换表(即，逻辑到物理地址转换表)。当判断506确定用于读出请求的相应的物理地址不能用时，然后到下一步从一存储阵列(存储器阵列)读出标题信息508。该标题信息包括或识别该存储阵列中的一逻辑块的至少一个或多个逻辑地址。根据本发明，正在从该存储阵列被读出的逻辑地址被存储在该存储阵列的低密度存储区域。因此，这些正被读出508的逻辑地址能被用一高速方式读出。接下来，确定该地址转换信息，并将其存储在地址转换表中。在此点，随着地址转换表中的所需的地址转换信息现在可以使用，被请求的数据的相应的物理地址变为可以使用。同样地，当判断506确定该相应的物理地址是可用的，可以绕过操作508和510。
在另一情况下，当最初该相应的物理地址是可用时接着操作506或者否则接着操作510，下一步是取回该相应的逻辑地址512。此处，从地址转换表中取回对应到读出请求的逻辑地址的相应物理地址。然后下一步是根据物理地址访问该存储阵列以得到被请求的数据514。此处，正被访问的以得到该被请求的数据的存储阵列的一部分使用了高密度存储，以使能有效利用该存储阵列的区域。此后，下一步是将被请求数据返回到请求器516。接着操作516，完成并结束了读出过程500。
应注意到，在本发明的一个实施例中，一单元的一子部分能被读出(感应到)，然后并能被提供给一存储控制器(片内或片外型)。例如，能与一数据部分分离地读出(感应到)一标题部分。换言之，当标题部分提供低密度存储而数据部分提供高密度存储时，或者能读出(感应到)标题部分或者能读出(感应到)数据部分。
另外，应了解从低密度存储区域的数据读出快于从高密度存储区域的数据读出。例如，考虑一典型实例，其中高密度存储区域的每一存储器单元存储4位(或16个状态)数据，而低密度区域每一存储器单元存储1位(2个状态)数据。一般在一存储器单元上执行单元读出操作以读出和比较处于一个或多个电压级别的读出数据，从而辨别存储器单元是在处于它的那个可用的状态。在从低密度区域的读出数据的性能改进是减少了所需的单元读出操作。例如，在该典型的例子中，当一存储器单元存储十六(16)种不同的状态(即高密度区域)时，就需要十五(15)种单元读出操作。然而，当从仅存储两(2)种不同状态(即，低密度区域)的存储器单元的读出数据时，就仅需要一个单独的单元读出操作。因此，选择性的采用混合存储器中的低密度区域(1位)可允许某些数据在十五分之一的时间(从存储4位数据的存储器单元中读出数据所占用的时间)内被读出，否则该某些数据的读出时间是从存储4位数据的存储器单元中读出数据所占用的时间。在实现该单元读出过程的一个过程中，当对于采用低密度存储的存储器单元执行单元读出时，某些单元读出能被跳过。在上述例子中，当从存储仅两(2)个不同状态的存储器单元中读出数据时，存储器单元存储十六(16)个不同状态所需的十五(15)个单元读出操作中14个可被跳过。一存储器控制器(例如，存储控制器104，210)保持指示哪个区域或存储器单元处于高密度和哪个处于低密度，以使该存储控制器能有效地控制该单元读出操作。另一选择为，混合存储器自己能作出判断，特别是如果这些区域专注于它们的存储密度。也可用其它技术来减少高密度区域需要执行的单元读出操作的数目。一个这样的技术是二进制搜索，其最好的情况是将组件读出操作的数目从十六(16)减少到四(4)。即使在这样的情况下，混合存储器中的低密度区域(1位)的选择性应用仍允许某些数据在至少四之一的时间(从存储4位数据的存储器单元中读出数据所占用的时间)内被读出，否则该某些数据的读出时间是从存储4位数据的存储器组件中读出数据所占用的时间。
本发明能进一步适用于一含有如上所述的一存储器系统的电子系统。通常为与各种产品(例如，电子产品)一起的应用使用该存储器系统(即，存储卡)存储数字式数据。经常性地，可从该电子系统去除掉该存储器系统，以使该存储的数字式数据是便携的。根据本发明的存储器系统可具有一相对较小的形状因子，并可用于为电子产品存储数字式数据，该电子产品如相机、手持或笔记本电脑、网卡、网络应用装置、机顶盒、手持或其它小型音频播放器/记录器(例如，MP3装置)和医学监视器。
本发明的优点是多方面的。不同实施例或实现可产生下述的一个或多个优点。本发明的一个优点是一存储器系统不但能产生高密度存储操作也能产生高性能操作。本发明的另一个优点是，可以混合数据存储组件的高和低密度操作，以便获得增加的性能或功能强度。本发明的另一个优点是数据存储组件能具有一种共同的设计，不管该组件提供高密度存储或低密度存储。本发明的另一个优点是可得到可靠的、高性能的存储器系统。
从书面描述中已经可以明晓本发明的多个特征和优点，因此，有意用所附的权利要求来涵盖本发明的所有这些特征和优点。另外，由于对于本技术领域专业人士来说，很容易进行多种调整和改变，所以本发明并不局限于已经阐释和描述过的精确结构与操作。因此，所有可采用的适合调整和改变都属于本发明的范围之内。
权利要求
1.一种耦合到一主机的存储器系统，该存储系统包括多个存储组件，该存储组件的一个第一部分用于提供低密度存储，而该存储组件的一个第二部分用于提供高密度存储；及一以操作方式连接到该存储组件的控制器，该控制器的操作可以接收来自主机的、用于数据访问的命令，并根据这些命令控制在存储器组件中读出和写入数据。
2.如权利要求1所述的存储器系统，其中无论该存储组件是否与第一部分或者与第二部分相关联，所述的存储组件都是相同的。
3.如权利要求1所述的存储器系统，其中该存储组件被提供在一共享基板上。
4.如权利要求1所述的存储器系统，其中所述存储器系统被提供于一单个半导体存储器产品中。
5.如权利要求第1-4项中的任一项所述的存储器系统，其中被配置用于低密度存储的该存储组件在每个单元中存储一位或两位数据，而被配置用于高密度存储的该存储组件在每个单元中存储四位或更多位数据。
6.如权利要求第1-5项中的任一项所述的存储器系统，其中该存储组件是非易失性存储组件。
7.如权利要求6所述的存储器系统，其中该存储组件是闪存型存储组件。
8.如权利要求第1-4项中的任一项所述的存储器系统，其中被配置用于低密度存储的该存储组件在每个单元中存储一位数据，而被配置用于高密度存储的该存储组件在每个单元中存储两位或更多位数据。
9.如权利要求第1-4项中的任一项所述的存储器系统，其中该存储组件是闪存型存储组件。
10.如权利要求第1-4项中的任一项所述的存储器系统，其中该存储组件是EEPROM型存储组件。
11.一种具有一单个基板的混合存储器装置，该混合存储器装置包括多个低密度存储组件；多个高密度存储组件；一以操作方式连接到该低密度存储组件与该高密度存储组件的控制器，该控制器的操作可以控制在该低密度存储器组件与该高密度存储组件中读出、写入和擦除数据。
12.如权利要求11所述的混合存储器装置，其中该低密度存储组件与该高密度存储组件是存储器组件。
13.如权利要求12所述的混合存储器装置，其中该低密度存储组件在每个单元中存储一位或两位数据，而该高密度存储组件在每个单元中存储四位或更多位数据。
14.如权利要求12所述的混合存储器装置，其中该低密度存储组件在每个单元中存储两位数据，而该高密度存储组件在每个单元中存储四位数据。
15.如权利要求11所述的混合存储器装置，其中该低密度存储组件与该高密度存储组件是闪存型存储组件。
16.如权利要求11所述的混合存储器装置，其中该低密度存储组件与该高密度存储组件是EEPROM型存储组件。
17.如权利要求11所述的混合存储器装置，其中该低密度存储组件与该高密度存储组件具有一共享装置结构。
18.如权利要求17所述的混合存储器装置，其中读出存储到该低密度存储组件的数据的时间实质上少于从该高密度存储组件中读出数据所占有的时间。
19.如权利要求17或18所述的混合存储器装置，其中该共享装置结构是一闪存装置结构。
20.如权利要求第11-18项中的任一项所述的混合存储器装置，该混合存储器装置是一具有非易失性存储器的便携式存储卡，且其中所述的低密度存储组件和所述高密度存储组件是非易失性存储组件。
21.一种便携式存储卡，其包括一数据存储阵列，所述数据存储阵列至少包括一具有第一数据存储密度的第一数据存储区域和一具有第二数据存储密度的第二数据存储区域。
22.如权利要求21所述的便携式存储卡，其中第二密度至少是第一密度的两倍。
23.如权利要求21或22所述的便携式存储卡，其中该数据存储阵列包括具有一共享结构的数据存储组件，该共享结构穿过包括第一区域和第二区域的该数据存储阵列。
24.如权利要求第21-23项中的任一项所述的便携式存储卡，其中该数据存储阵列被提供在一单个半导体芯片上。
25.如权利要求第21-24项中的任一项所述的便携式存储卡，其中该便携式存储卡进一步包括一以操作方式连接到该存储组件的控制器，该控制器的操作可以控制在该数据存储阵列中读出、写入数据。
26.如权利要求25所述的便携式存储卡，其中该控制器从第一区域读出数据的速度实质上超过从第二区域中读出数据的速度。
27.如权利要求25或26所述的便携式存储卡，其中该控制器在第一区域中存储需要更快读出访问速度的数据。
28.如权利要求第21-27项中的任一项所述的便携式存储卡，其中该便携式存储卡是在一芯片上的存储器系统。
29.一种用于迅速形成一存储器产品的地址转换表的方法，该存储器产品具有排列在逻辑块中的数据存储组件，每一逻辑块包括多个数据单元，每个数据单元具有一标题部分和一数据部分，该方法包括(a)确定需要生成的地址转换表；(b)读出每一逻辑块中的至少一个数据单元的标题部分；(c)从相应的标题部分为每一逻辑块确定物理地址；及(d)通过与针对其中的逻辑块逻辑地址相关联的方式存储物理地址，从而形成地址转换表。
30.如权利要求29所述的方法，其中该数据存储组件是非易失性的。
31.如权利要求29所述的方法，其中该数据存储组件是用低密度存储模式和高密度存储模式操作的。
32如权利要求第29-31项中的任一项所述的方法，其中该存储器产品进一步包括易失性存储器，并且其中该地址转换表存储在该易失性存储器中。
全文摘要
本发明公开了一种提供混合密度存储的存储器系统(例如，存储卡)。该存储器系统不但产生高密度存储，也产生高性能操作。根据本发明的一个方面，将被存储在存储器系统内的某些数据能以低密度存储方式得到存储，以使其提供功能强大的存储及/或高速检索。能用中等速度或中等功能强度检索的其它数据能以一种空间(区域)有效的方式被存储在更高密度的存储器中。
文档编号G11C11/56GK1620700SQ02828083
公开日2005年5月25日 申请日期2002年12月5日 优先权日2001年12月14日
发明者卡洛斯·冈萨雷斯, 沙扎德·B·哈利德 申请人:桑迪士克股份有限公司