专利名称：应用负微分电阻场效应晶体管的存储单元的制作方法
技术领域：
本发明一般地涉及半导体存储器件和技术，本发明尤其涉及静态随机存取存储器(SRAM)器件。
背景技术：
制造技术的不断进步使得半导体工业主要在过去的30年中得到快速发展，这样，每次随着新一代技术的出现，都使得集成电路(IC)中的基本构建模块，即晶体管的尺寸稳定减小。随着晶体管的尺寸按比例缩小，给定电路所需的芯片面积也减少，因此可以在一个硅圆片衬底上制造更多的芯片，因此每个芯片具有更低的制造成本；因为减少的电容和更高的晶体管电流密度，电路运行速度也得到提高。目前工艺水平的设施当前制造的是最小晶体管特征图形尺寸小于100nm的IC，因此可以成本效益好地制造的是每个芯片上的晶体管计数接近1亿个晶体管的微型处理器产品。高密度半导体存储器件已经达到千兆位的规模，动态随机存取存储器(DRAM)技术领先。DRAM存储单元由单通道晶体管和电容器(1T/1C)组成，其中信息以电荷的形式存储在电容上。虽然DRAM单元提供最紧密的布局(其面积在4F2和8F2之间，其中F是最小特征图形尺寸)，但是它仍需要频繁地刷新(通常约为每毫秒一次的量级)，因为电容器上的电荷以约每单元10-15安培的速率泄漏。这个问题被比例缩小技术恶化，因为晶体管泄漏电流随着沟道长度的缩短而增加，而且还因为单元电容的减小而导致存储的电荷载流子的数量更少，所以需要更频繁地刷新。因此，达到非常高密度的比例缩小DRAM技术提出有意义的技术挑战。
静态RAM(SRAM)不需要刷新，而且通常比DRAM快(与DRAM的几十ns相比，接近1ns存取时间)。然而，SRAM单元更复杂，需要四个n沟道金属氧化物半导体场效应晶体管(MOSFET)和两个p沟道MOSFET，或者需要四个n沟道MOSFET和两个多晶硅(poiy-Si)负载电阻器，从而导致明显更大的单元尺寸(通常大于120F2)。因此，非常希望有助于显著减小SRAM的单元尺寸、同时使SRAM单元保持良好工作特性的新技术。
此前已经建议负微分电阻(NDR)器件用于紧凑的静态存储器应用。E.Goto在IRE Trans.Elecronic Computers，March 1960，p.25公开了一种由两个谐振隧道二极管(RTD)和一个通道晶体管构成的SRAM单元。对于各种包括RTD的NDR器件，首先，电流随着外加电压的升高而增加到峰值，然后，随着外加电压在外加电压的范围之上继续升高而降低，在外加电压的该范围之上，显示负微分电阻，并达到最小值(“谷”值)。然而，在更高的外加电压，电流再次随着外加电压的升高而增加。因此，使得电流-电压的特性曲线具有像字母N的形状。NDR器件的关键质量因数是峰值电流对谷值电流的比率(PVCR)。PVCR的值越高，对于各种电路应用，NDR器件就越有效。RTD的PVCR通常不够高，不能使其用于低功率SRAM应用，这是因为为了使Goto单元的RTD具有足够电流驱动，峰值电流会太大，从而引起大的静态功率耗散。另外，RTD要求特定制造顺序，因此集成RTD/MOSFET SRAM的复杂性比集成传统互补MOS(CMOS)SRAM的复杂性高得多，导致高制造成本。
因此，非常需要具有很高(＞106)PVCR、容易集成到传统CMOS技术中的NDR，用于紧密、低功率、低成本SRAM。
发明内容
本发明的目的是提供一种与传统六晶体管SRAM单元相比，尺寸小得多，同时保持传统SRAM单元的理想的工作特性，而不显著增加制造成本的静态随机存取存储器(SRAM)单元。
为了实现该目标，本发明提供了一种半导体器件，该半导体器件包括n沟道绝缘栅极场效应晶体管(IGFET)，包括栅极和源极/漏极；以及两个(优选为n沟道)NDR-FET，分别包括栅极和源极/漏极，其中在公用衬底上形成IGFET和NDR-FET元件，其中IGFET半导体元件的源极/漏极之一连接到第一NDR-FET的源极，而且还连接到第二NDR-FET的漏极，IGFET的栅极连接到第一控制端，IGFET的源极/漏极之另一连接到第二控制端，第一NDR-FET的漏极连接到电源端，第二NDR-FET的源极连接到接地端或负偏置端，以及NDR-FET的栅极分别被恒定电压偏置。因此，在第一NDR-FET的I-V特性和第二NDR-FET的I-V特性之间的多个交叉点中，特性梯度(电流随着控制端电压的变化而变化而获得的)具有不同符号(正、负或零)的交叉点是半导体器件的稳定工作点。因此半导体器件可以用作双稳态存储单元，同时可以对利用IGFET设置的数据存储节点进行存取。
图1是静态随机存取存储器(SRAM)单元的电路图，该静态随机存取存储器(SRAM)单元包括形成双稳态锁存器的两个NDR-FET元件的组合；以及一个n沟道增强型IGFET存取元件；图2是由图1所示的两个NDR-FET的组合构成的双稳态锁存器的电流-电压特性的曲线图；图3是连接到1GFET的NDR-FET元件原理剖视图，示出了利用一个处理流程合作制造的两个元件共享的各层。
具体实施例方式
现在将参照图1和图2描述根据本发明的优选实施例的半导体器件。图1是静态存储器(SRAM)单元100的优选实施例的电路图，静态存储器(SRAM)单元100包括构成双稳态锁存器140的两个NDR-FET元件120、130以及一个n沟道增强型IGFET存取元件110。图2是示出图1所示静态存储器单元的工作特性的电流-电压曲线图。本发明的NDR FET元件优先是上面提到的King等人的申请所涉及的类型。
如图1所示，将IGFET 110配置为传输门，从而在字(WORD)线端的控制下，使位线(BIT)端连接到存储节点。IGFET 110的源极/漏极之一连接到电位为VSN的存储节点，IGFET 110的源极/漏极之另一连接到位线，而IGFET 110的栅极连接到字线。
第一NDR-FET 120的源极连接到接地端，将第一偏压VBIAS1施加到第一NDR-FET 120的栅极，NDR-FET 120的漏极与第二NDR-FET 130的源极一起连接到存储节点，将第二偏压VBIAS2施加到第二NDR-FET 130的栅极，以及将正电压VDD施加到第二NDR-FET 130的漏极。流入第一NDR-FET的电流INDR1取决于其漏极电位与其源极电位之间的差值VSN，首先，随着VSN的升高，INDR1迅速增加，当VSN等于临界电压VNDR1时，INDR1达到峰值，而当VSN增加到超过临界电压VNDR1时，INDR1迅速降低到接近零值。偏压VBIASX足够高，因此对于在0V(地电位)至VNDR1范围内的VSN的值，可以确保使第一NDR-FET 120导通。流入第二NDR-FET的电流INDR2取决于其漏极电位和源极电位之间的差值VDD-VSN，首先，随着VDD-VSN的升高，INDR2迅速升高，当VDD-VSN等于临界电压VNDR2时，INDR2达到峰值，而随着VDD-VSN升高超过临界电压VNDR2，迅速降低到接近0。偏压VBIAS2足够高，对于0V(地电位)至VNDR2范围内的VDD-VSN的值，可以确保使第二NDR-FET 130导通。
接着，将描述图1所示SRAM单元150中的双稳态锁存器140的优选运行过程。图2示出通过在0至VDD范围内改变存储节点电压VSN获得的、与第二NDR-FET 130的I-V特性曲线INDR2重叠的、第一NDR-FET 120的电流-电压(I-V)特性曲线INDR1。电路140的稳定工作点是第一NDR-FET的I-V特性曲线INDR1与第二NDR-FET的I-V特性曲线INDR2的交叉点，而且特性曲线INDR1和INDR2还具有不同的梯度符号(正、负或0)。(特性曲线INDR1和INDR2均具有正或负梯度的交叉点不是稳定工作点。)因此，我们明白，如图2所示，当存储节点的电位VSN是值0和VDD两者之一时，电路140稳定。因此，通过将其值为0和VDD两者之一的电位VSN作为写电压施加到控制端，该电路可以用做双稳态存储单元。如果VSN的值增加到稍许高于稳定工作点的值，则流入第一NDR-FET 120的电流INDR1高于流入第二NDR-FET 130的电流INDR2，导致VSN的值向着0V(地电位)减小，从而使它恢复到稳定工作点的电位。因此，第一NDR-FET 120用作“下拉”器件。如果VSN的值下降到稍许低于稳定工作点的值，则流入第二NDR-FET 130的电流INDR2高于流入第一NDR-FET 120的电流INDR1，导致VSN的值增加直至VDD，从而使其恢复到稳定工作点的电位。因此，第二NDR-FET 130用作“上拉”器件。
字线以如下方式控制IGFET 110当字线电位足够高时，IGFET110导通，将位线连接到存储节点，从而实现数据传送(从存储节点读取数据，或者将数据写入存储节点)；当字线电位低时，IGFET 110断开，以使存储节点与位线实现电隔离。这样，可以利用两个串联的NDR-FET元件实现双稳态锁存器140，而且通过将锁存器140与IGFET通道晶体管110集成在一起，可以获得小型静态存储单元。
应该注意，为了在SRAM单元内实现低静态电流，优先将NDR-FET的谷值电流降低到最小，而为了实现快速读存取时间，优先将NDR-FET的峰值电流升高到最高。因为施加到NDR-FET的栅极偏压控制NDR-FET的峰值电流和谷值电流，所以当SRAM单元处于存储模式时，利用更低的栅极偏压可以实现很低的谷值电流以实现低静态功率耗散，而且当SRAM单元处于读模式时，利用更高的栅极偏压可以实现很高的峰值电流，以实现快速存取时间。在这方面，可以将NDR-FET PVCR有效提高几个数量级。
如上所述，偏压VBIAS2应该足够高，以确保对于从0(地电位)至VNDR2范围内的VDD-VSN的值，第二(上拉)NDR-FET 130都会导通。因此，VBIAS2应该大于或等于VDD+VT，其中VT是第二NDR-FET 130的门限电压。如果第二NDR-FET 130基本上是增强型器件(即，VT＞0V)，则VBIAS2应该大于VDD。因此，需要单独的电源电压或升压电源(例如，利用电荷泵电路提供该升压电源)。应该注意，电荷泵电路消耗的功率不很高，因为它仅利用可忽略的电流来提供高电压。
如上所述，偏压VBIAS1应该足够高，以确保对于从0(地电位)至VNDR1范围内的VSN的值，第一(下拉)NDR-FET 120都会导通。因此，如果希望简化上述电荷泵电路的结构和/或降低对其的约束，VBIAS1可以接合或连接到VDD。
图3是例如存在于优选实施例中、连接到IGFET的NDR-FET的原理剖视图。所形成的NDR-FET和IGFET包括并共享许多公用层，该公用层至少包括栅绝缘薄膜、栅极薄膜、层间绝缘体以及金属的一部分，因此利用一个处理流程，可以容易地将它们一起制造在一个衬底上。例如，NDR-FET和IGFET分别使用公用衬底300，公用隔离区310以及公用层间绝缘层380(380′)。此外，一个栅极层用作栅极360、360′以及一个金属/接触层390、390′。同时形成源极/漏极区370、370′，而且IGFET和NDR-FET共享公用源极/漏极区375。例如在上面的实施例中，该后者区域可以用作存储节点。因为在前面引用的专利申请中提到的原因，NDR电荷陷获层330仅包括在NDR-FET区域内。最后，在一些设计中，两个器件也都可以共享栅绝缘薄膜340、340′。
尽管参考说明性实施例对本发明进行了说明，但是无意使该说明被认为具有限制性意义。本技术领域内的熟练技术人员清楚地明白，上面的描述仅作为例子，而不限制本发明的范围，本发明可以用于利用传统处理技术制造的许多类型的集成电路。对于参考了该说明的本技术领域内的熟练技术人员，该说明性实施例的各种修改和组合以及本发明的其它实施例是显而易见的。当然，这种修改和组合可以采用已知的其它特征，该其它特征代替或者附加在此公开的内容。因此，所附权利要求意在包括任何这种修改或实施例。尽管该权利要求是根据在此描述的特定实施例编写的，但是应该明白，在此公开的范围还可以应用于对本技术领域内的熟练技术人员明确公开的或不明确公开的任何新颖的、不明显特征(或其组合)，而不考虑这是否与下面所附权利要求有关，而且不考虑它是否解决和/或减轻了在此描述的所有技术问题。最后，在本专利申请被起诉期间，申请人还保留追加与任何这种新颖的、不明显特征有关的新权利要求和/或附加权利要求的权利。
权利要求
1.一种存储单元，该存储单元包括传输场效应晶体管(FET)，所述传输场效应晶体管(FET)被配置成响应分别提供给存储单元的写和/或读信号，接收和/或传输从数据线到存储节点的数据值；第一负微分电阻(NDR)FET，所述第一NDR FET被配置成接收第一栅极偏置信号，而且其第一NDR FET源极端连接到所述存储节点，而其第一NDR FET漏极端连接到在第一节点的第一电压电位；以及第二负微分电阻(NDR)FET，所述第二NDR FET被配置成接收第二栅极偏置信号，而且其第二NDR FET漏极端连接到所述存储节点，而其第二NDR FET漏极端连接到在第二节点的第二电压电位；而且其中存储单元利用所述第一NDR FET和所述第二NDR FET的所述负微分电阻特性将所述数据值存储到所述存储节点。
2.根据权利要求1所述的存储单元，其中所述第一NDR FET与所述第二NDR FET串联。
3.根据权利要求1所述的存储单元，其中所述第一偏压连接到所述第一电压电位。
4.根据权利要求1所述的存储单元，其中所述第一NDR FET、所述第二NDR FET以及所述传输FET使用公用衬底以及一个或者多个公用层。
5.根据权利要求1所述的存储单元，其中所述第一偏压和所述第二偏压基本相等。
6.根据权利要求1所述的存储单元，其中所述第一偏压基本大于所述第二偏压。
7.根据权利要求1所述的存储单元，其中利用电荷泵电路产生所述第一偏压和所述第二偏压。
8.根据权利要求4所述的存储单元，其中所述公用衬底是绝缘硅(SOI)衬底。
9.根据权利要求1所述的存储单元，其中所述存储节点包括被所述传输FET、和所述第一NDR FET和/或所述第二NDR FET中至少之一共享的源极/漏极区域。
10.根据权利要求1所述的存储单元，其中所述第一NDR FET和所述第二NDR FET中至少之一采用位于栅绝缘层与衬底之间的交界面处的电荷陷获区域。
11.根据权利要求1所述的存储单元，其中所述第一NDR FET和所述第二NDR FET中至少之一采用位于栅绝缘层的栅极电介质形成部分内的电荷陷获区域。
12.一种具有存储节点的存储单元的操作方法，该方法包括步骤响应写信号或读信号，通过选通-传输场效应晶体管(FET)，接收或传输数据线上的数据值；以及利用第一偏置信号偏置第一负微分电阻容许(capable)FET(第一NDR FET)，以便利用第一负微分电阻(NDR)特性，使所述第一NDR FET选择性地工作；以及利用第二偏置信号偏置第二负微分电阻容许FET(第二NDRFET)，以便利用第一负微分电阻(NDR)特性，使所述第二NDR FET工作；以及利用所述传输FET，使所述第一NDR FET和所述第二NDR FET以锁存配置连接在一起，以便与传输FET配合，对所述存储节点读或写所述数据值；以及利用所述第一NDR特性和所述第二NDR特性，操作所述第一NDR FET和所述第二NDR FET，以便将所述数据值存储到所述存储节点。
13.根据权利要求12所述的方法，其中在读或写操作的初始周期内，利用NDR特性使所述第一NDR FET和所述第二NDR FET至少之一不工作。
14.根据权利要求13所述的方法，其中在读或写操作的最后周期内，利用NDR特性使所述第一NDR FET和所述第二NDR FET至少之一工作，以便在所述最后周期结束时，使所述第一NDR FET和第二NDR FET的所述至少之一断开。
15.根据权利要求12所述的方法，其中根据存储单元执行的操作，选择性地激活所述第一偏置信号和所述第二信号。
16.根据权利要求12所述的方法，其中所述第一偏置信号与所述第二信号相差的数量等于门限电压。
17.一种用于制造存储单元电路的方法，该方法包括步骤在衬底的第一区域中形成传输场效应晶体管(FET)，以便串联在数据线与存储节点之间；以及在所述衬底的第二区域中形成第一负微分电阻(NDR)FET，以便串联在第一电压电位与所述存储节点之间；以及在所述衬底的第三区域中形成第二负微分电阻(NDR)FET，以便串联在所述存储节点与第二电压电位之间；而且其中所述第一NDR FET和所述第二NDR FET中至少之一以及所述传输FET共享公用源极/漏极区域，该公用源极/漏极区域用作所述存储节点；此外，其中在公用衬底上形成传输FET、所述第一NDR FET以及所述第二NDR FET。
18.根据权利要求17所述的方法，其中进一步包括形成所述第一NDR FET和所述第二NDR FET的电荷陷获层的步骤。
19.根据权利要求17所述的方法，其中进一步包括形成栅极层的步骤，该栅极层被所述传输FET和所述第一NDR FET或所述第二NDR FET至少之一共享。
20.根据权利要求17所述的方法，其中进一步包括形成栅绝缘层的步骤，该栅绝缘层被所述传输FET以及所述第一NDR FET和所述第二NDR FET共享。
全文摘要
本发明公开了一种既使用负微分电阻(NDR)又使用传统FET的存储单元。一对NDR FET以锁存配置连接在一起，以便将传送FET所传送的数据值存储到存储节点。采用NDR特性，可以利用更少的有源器件实现存储单元。此外，利用传统MOS处理步骤，可以制造NDR FET，因此与传统NDR技术相比，可以将工艺集成问题减到最少。
文档编号G11C5/14GK1618106SQ02828012
公开日2005年5月18日 申请日期2002年12月19日 优先权日2001年12月21日
发明者金绪杰(音译) 申请人:普罗格瑞森特技术公司