专利名称：：解码装置的制作方法
技术领域：
：本发明涉及适合于从光盘读出的LPP中检出同步模式的解码装置。
背景技术：
：以往作为在纪录介质上纪录数据的数据记录装置，有采用光盘作记录介质的光盘装置。这样的光盘装置中可实现高密度记录的DVD-R光盘(DigitalVersatileDisk-Recordable)、DVD-RW(DVD-ReWritable)光盘的DVD-R/RW系统已为人所知。图6是表示DVD-R光盘及DVD-RW光盘中所处理的DVD数据的逻辑格式的模式图。DVD数据由32比特长的SYNC同步模式以及1456比特长的纪录数据构成1个数据帧。进而由数据帧0至数据帧25共计26个数据帧构成1个数据段。26个数据帧被区分为偶数帧、奇数帧，构成2列13行的数据排列。在处理具有此种逻辑格式的DVD数据的DVD-R/RW系统中，即使在处理未记录数据的盘的情况下，为了让系统能正确识别光盘上的轨道，在光盘上做进了形成引导沟的凹槽轨道。这些凹槽轨道内形成通常被称为摆动(Wobble)的少许弯曲形构造。此外与这些凹槽轨道邻接的槽脊轨道中形成被称为槽脊预置凹点(LPP)的地址凹点。通过激光追踪这些摆动凹槽及LPP而读出的摆动信号及LPP信号表示了光盘上的记录地址信息和用于数据写入的同步模式，由于将这些摆动信号及LPP信号解码后便可取出地址信息和同步模式，因而对未记录数据的盘可以正确地将数据写入规定的记录区域。图7是表示摆动信号及LPP信号一例的波形图。摆动信号是具有一定周期的信号，对于一帧数据记录区域分配8个周期的摆动信号。换言之盘上形成的摆动信号在激光追踪1帧轨道长度的期间将重复8次。LPP信号是重叠在摆动信号上出现的须状信号，和一个帧的摆动信号的最初3周期重叠出现。这个LPP信号如图7所示以模拟信号波形被读出后根据须状信号存在与否被2进值化。于是1帧内构成8比特的比特模式，其起始的3比特为一组表示写入控制所需的信息。该LPP信号并不出现于所有帧的起始位置，在帧0和1、2和3、4和5、…、24和25这样连续的2帧中只在偶数或奇数帧的某一方出现。该3比特的比特模式在构成1个区段的26帧之中，在帧0和帧1两个起始帧内构成同步模式，在其他帧内构成盘的记录地址信息。在同步模式中，帧0和帧1的同步模式互不相同，在帧0内被置为“1、1、1”，在帧1内被置为“1、1、0”。因此DVD-R系统中当取得和“1、1、1”，或“1、1、0”一致的LPP信号时就可以判断该位置是盘上分配的1个区段的数据记录区域的起始位置。另一方面在纪录地址信息中3比特的LPP信号按照预先设定的变换表，例如“1、0、0”？“0”，“1、0、1”？“1”那样，变换为1比特的数据。由除帧0或帧1之外的12帧构成12比特的数据。于是这12比特数据成为表示盘上的轨道信息及记录地址信息的数据。这些3比特的数据其第1比特必定记录为“1”，DVD-R系统对照该第1比特，记录对象数据的SYNC模式。(专利文献1)特开2001-236738号公报。
发明内容(本发明要解决的课题)上述DVD-R/RW系统中，读出记录在盘中的LPP后将其2值化，根据由2值化得到的LPP数据进行写入控制用的时钟信号生成和盘上记录地址的管理。因此即使是未记录数据的光盘也能够以符合逻辑格式的正确顺序将数据记录在正确的记录位置上。但是从盘重放的LPP数据往往由于激光的发热等影响导致比特缺失，或者由于噪波的影响将别的比特模式误识别为同步模式。这种情况下系统便不能正确取得盘的同步模式及地址信息，产生不能正确写入数据的问题。因此，本发明的目地在于提供即使在LPP缺失及误读的情况下也能正确将LPP解码，从而使系统整体的可靠性得以提高的解码装置。(解决课题的手段)本发明针对上述课题而作，其特征在于在对同步模式按一定周期配置的槽脊预置凹点信号的重放数据进行解码的解码装置中，具有将输入的上述重放数据与上述同步模式相对应的同步数据进行比较，检出两数据一致后输出检出信号的检出电路；根据从上述检出电路得到的检出信号进行计数动作，获得与上述同步模式的检出周期相对应的计数值的计数器；将上述计数器的计数值与上述同步模式的配置周期相对应的基准值进行比较，判定上述检出电路所检出的同步模式正确与否的判定电路。(发明效果)根据本发明，即使由于噪波和比特缺失的影响，错误地将本来不是同步模式的别的数据作为同步模式而检出，也不会错误地将此识别为同步模式，从而可以确实地防止同步模式的误识别。图1是表示本发明实施方式的构成方框图。图2表示ROM1b内存储数据模式的一例。图3是说明图1动作的流程图。图4说明判定部1c的比较判定处理。图5说明判定部1c的比较判定处理。图6表示DVD数据逻辑格式的模式图。图7表示LPP信号及摆动信号的一例的波形图。符号说明1同步检出电路；1a移位寄存器；1bROM；1c判定部；2第1摆动计数器；3第1帧计数器；4比较电路；5判定电路；6第2摆动计数器；7第2帧计数器。具体实施例方式图1是表示本发明的解码装置构成的方框图。这里所示的解码装置由同步检出电路1、第1摆动计数器2、第1帧计数器3、比较电路4、判定电路5、第2摆动计数器6以及第2帧计数器7而构成。同步检出电路1由移位寄存器1a、只读存储器ROM1b以及判定部1c构成。由抽出电路(图中未示出)从DVD盘读取的信号中抽出槽脊预置凹点(LPP)数据及摆动数据，检出电路从抽出的槽脊预置凹点(LPP)数据及摆动数据中检出同步模式。移位寄存器1a取进连续输入的摆动数据及LPP数据，存储例如LPP数据6帧计48比特的数据。这里摆动数据及LPP数据以2进值化的状态被输进移位寄存器1a。摆动数据按摆动信号规定的阈值被规范化形成1帧内8比特的数据。至于LPP数据，在2值化时的取样频率设定为和摆动数据同样的频率，根据LPP信号是否被检出进行2值化。其结果LPP数据和摆动数据同样形成1帧内的8比特数据。起始3比特表示同步模式或者记录地址信息，而其余5比特全部为“0”。ROM1b是读出专用的存储介质，存储与3比特的同步模式对应的同步数据、附有同步模式的帧及其前后帧所对应的数据模式。存储在ROM1b的数据对应于LPP数据有多种设定。图2(a)示出其一例。图2(a)所示的数据模式对应于同步模式“1、1、1”被赋予帧0，其他帧的偶数帧被赋予地址模式“1、0、X”(X为“0”或“1”)的情况。此处所示的模式与第n(n为整数)个区段的帧0的起始3比特、第n-1个区段的帧25～21各帧的8比特、第n-1个区段的帧20的后半5比特相对应。并且由于也可以对帧1的起始3比特的同步模式赋予“1、1、0”，而只对偶数帧或奇数帧的某一方赋予地址模式，因此在保持6帧数据模式的情况下ROM1b中预先存储有如图2(a)～图2(h)所示的8种模式的数据。即、图2中的第1行第1～3列的3比特是最新被取进移位寄存器1a的帧的同步信号，第1行第4列以后的比特是含有地址模式在内的前1帧的LPP信号。判定部1c取进存储在移位寄存器1a的数据及存储在ROM1b的数据进行比较，判定存储在移位寄存器1a及存储在ROM1b的两数据是否一致，从LPP数据中检出同步模式。进而当检出同步模式时，向第1摆动计数器2、第1帧计数器3输出检出信号GC。第1摆动计数器2取入连续输入的摆动数据以1比特单位计数。该第1摆动计数器2的计数动作范围设定为“0”到“15”，当2帧数据被计数，计数值WC成为“15”后，计数值WC复位为“0”。第1帧计数器3响应第1摆动计数器2的输出以帧为单位对LPP数据计数。该第1帧计数器3每当第1摆动计数器2的计数值WC取值“0”或“8”时，计数值加1累计帧数。该第1帧计数器3由于1个区段由26帧构成，因此计数动作范围设定为“0”到“25”，1个区段的数据被计数，计数值FC变成“25”，计数值FC被复位为“0”。比较电路4将第1帧计数器3的计数值FC与根据同步模式的出现频度设定的第1基准值S进行比较并输出比较信号HS。这里，第1基准值S是对应于1区段的帧数而决定的值，相对于帧计数器的计数值FC其值为“0”或“1”。这是因为1个区段由26个帧构成，同时同步模式记录在帧0或帧1的某一方。此外比较电路4将第1摆动计数器2的计数值WC与帧0、帧1的起始位置相对应的第2基准值K进行比较并输出比较信号HS’。这里第2基准值K是根据同步模式被赋予帧0或帧1某一方的起始位置而设定的值，对应于第1摆动计数器2的计数值WC，其值为“2”或“10”。判定电路5基于比较电路4的比较结果判定由同步检出电路1检出的同步模式是否正确，当判断为正确时，向第2摆动计数器6及第2帧计数器7输出复位信号RS。第2摆动计数器6及第2帧计数器7分别与第1摆动计数器2及第1帧计数器3同样构成，参照输入的摆动数据对帧计数。这些第2摆动计数器6及第2帧计数器7中，第2帧计数器7的输出作为时钟信号输出至下一部分的写定时信号发生电路(图中未示出)。此外写定时信号发生电路是生成数据写入所必需的基准时钟信号，并符合盘的轨道位置来决定记录数据的写入时刻的电路。参照图3的流程图说明具有上述构成的解码装置的动作过程。首先在S1步将连续输入的6帧LPP数据存入移位寄存器1a。该移位寄存器1a的存储方式是以这样的形式进行的，即当6帧的数据被存入后，先前的存储数据将由于新的数据继续输入而被逐次更新。在S2步，移位寄存器1a所存储的数据中，包括“1、1、1”或“1、1、0”3比特同步模式在内的6帧数据与存储于ROM1b内的数据模式作比较。S2步的比较处理中6帧计48比特的数据中第1～第3列所含的3比特和其他第4～第16列的比特采用不同的比较方法。具体来说如图4所示，对第1～第3列所含的3比特与规定的模式“1、1、1”或“1、1、0”进行比较，第4～第16列的比特则将各数据区分为列单位对每列数据进行比较。接着根据比较结果进行一致与否的判定。在该判定处理时，第4～第16列的各列值的比较时，设有一定容许误差值进行比较。例如设定1比特的容许误差值时，移位寄存器1a所存储的第4列的3比特和ROM1b内所存储的第4列的3比特之间即使有1比特不同也判定数据为一致。另一方面对于第1～第3列的3比特，仅当和同步数据完全一致时才判定两数据为一致。只有当第1～第3列、第4～第16列分别获得一致判定时，便转向下一步处理。在S3步中，响应S2步的一致判定向第1摆动计数器2及第1帧计数器3的复位端输出检出信号GC、将各计数器的计数值FC、WC复位。此时对于第1摆动计数器2的复位操作而言，是将其计数值WC复位为“2”，另一方面对于第1帧计数器3而言，当检出的同步模式是对应于帧0的“1、1、1”时，复位为“0”，对应于帧1的“1、1、0”时，则复位为“1”。复位后各计数器重新开始计数动作。在S4步中，将逐次被更新的移位寄存器1a的LPP数据与存储于ROM1b内的数据进行逐次比较，从LPP数据中检出下一个同步模式。该第2次检出如图5所示是将存储于移位寄存器1a和ROM1b内的数据区分为第1～第16列的列单位，按列单位比较相互的数据，判断是否一致。在该S4步中对各列设定一定的容许误差值判定一致与否。当得到与存储于ROM1b内的数据大体一致的数据时，便视作检出了同步模式。这样从第1帧计数器3的计数值FC被复位后直到下一次计数值被复位为“1”为止，得到一致数据的情况下便转向下一步处理。相反得不到一致数据的情况下将返回S1步。在S5步中，将第1帧计数器3的计数值FC与第1基准值S比较，判定第2次同步模式取得的期间是否和1个区段的期间相一致。与此同时还将第1摆动计数器2的计数值WC与第2基准值K比较，判定同步模式的取得时刻是否和帧0或者帧1的起始相一致。在两个计数值FC、WC和两个基准值S、K的比较均得到一致判定的情况下，转去执行S6步的处理，反之两个判定均为不一致或者任何一方不一致的情况下，处理将返回S1步。在S6步中，S5步得到一致判定的情况下，判定由S2步及S5步检出的同步模式是否正确。即、在该S6步要在S2步的同步检出之外，再次进行同步模式判定。当判定为是和本来的同步模式相对应的数据时，将第2摆动计数器6及第2帧计数器7的计数值WC、FC都复位，并向写定时信号发生电路提供和同步模式同步的时钟信号(第2帧计数器7的输出信号)。如上所述本发明的解码装置，除了从读出的LPP数据检出同步模式之外，还加上第2次同步模式的检出期间和1个区段的期间一致与否，来判定所检出的同步模式正确与否。因此，如果LPP数据的数据模式和同步模式被读出的期何两者和本来值不一致的话，检出的同步模式便不能被判定为正确。这样，即使LPP有比特缺失或者由于噪波影响误将别的数据识别为同步模式，但是由于模式或期间长度的某一方不一致，因此可以确实防止同步模式的误识别。此外，虽然在本实施方式的构成中，同步检出电路1是对多帧的LPP数据和ROM1b内存储的数据进行比较判定，只要这些比较判定得不到一致判定的结果就不会转向计数值的比较处理步，但并不限于此种构成。具体而言，在同步检出电路1中监视串行输入的LPP数据，从该LPP数据中只检出和“1、1、1”或“1、1、0”的同步数据相一致的3比特的构成也是可以的。这种情况下，一旦检出一致的3比特时，与该3比特以外的数据无关便可以转向计数值的比较处理步。即使这样的构成，只有在LPP数据中存在同步模式而且在第2次同步模式检出期间所计数的计数值与1个区段相应的设定值一致的情况下，才判定检出的同步模式是正确的，因此也能够充分地防止同步模式的误识别。还有，虽然本实施方式中，作为解码装置是以使用DVD-R/RW盘的DVD-R/RW系统为例说明的，但并不仅限于此。如果是采用槽脊预置凹点方式的存储介质的装置也完全可以适用。权利要求1.一种解码装置，是对同步模式按规定周期被配置的槽脊预置凹点信号的重放数据进行解码的解码装置，其特征在于包括将输入的上述重放数据与上述同步模式相对应的同步数据进行比较，检出两数据一致后输出检出信号的检出电路；根据从上述检出电路得到的检出信号进行计数动作，获得与上述同步模式的检出周期相对应的计数值的计数器；将上述计数器的计数值与上述同步模式的配置周期相对应的基准值进行比较，判定上述检出电路所检出的同步模式正确与否的判定电路。2.根据权利要求1所述的解码装置，其特征在于上述重放数据按规定的比特数以帧为单位被汇总的同时，由多帧重放数据构成1个区段的重放数据，每1个区段的上述重放数据配置有上述同步模式；上述比较电路以1个区段的帧数相对应的值作为上述基准值。3.根据权利要求1或2所述的解码装置，其特征在于上述计数器响应上述检出电路的检出信号将计数值复位。4.根据权利要求2所述的解码装置，其特征在于上述检出电路将多帧的重放数据与附有上述同步模式的帧及其前后帧的数据模式进行比较，根据比较结果输出上述检出信号。全文摘要本发明提供一种解码装置。同步检出电路(1)从串行输入的LPP数据及摆动数据中检出同步模式。第1帧计数器(3)在同步检出电路(1)检出最初的同步模式的时刻被复位，并对直到下一个同步模式被检出期间的数据帧进行计数。比较电路(4)将第1帧计数器(3)的计数值与1区段的帧数相对应的第1基准值S进行比较。判定电路(5)根据比较电路(4)的比较结果判定所检出的同步模式是否正确。文档编号G11B20/14GK1525473SQ200410002958公开日2004年9月1日申请日期2004年1月21日优先权日2003年2月6日发明者野吕聪,一郎,富泽真一郎申请人:三洋电机株式会社