专利名称：低功率消耗的字符译码电路的制作方法
技术领域：
本实用新型是有关一种字符译码电路，特别是有关一种内存在执行区块数据抹除时，不必通过电压准位转换器，而通过由晶体管即可完成的字符译码电路。
背景技术：
随着科技的不断发展，现在一般的电子设备都已内建微处理器10，使电子设备具备了运算及沟通的能力，并搭配或内含一内存12，此内存12是为闪存(FLASH MEMORY)或为可抹除可编程只读存储器(EEPROMMEMORY)，来储存数字数据以及运算后的结果，使得电子设备的效能大为扩增，如图1所示。然而随着内存12的记忆容量愈多，内存12在执行数据编程或抹除功能时所需的时间就愈长，也因此导致在测试内存时的成本就愈高，因此为了节省时间或减少测试时的成本，故需以大区块数据的方式来进行内存的编程或抹除功能。
请参阅图2所示，内存12的数据存储单元呈数组方式排列(m×n)。当内存12在进行抹除所储存的数据时，一般是至少以列为单位来执行抹除的动作，例如选定复数字元线14(WL0～WLm-1)中的WL0并施予高压准位，即可抹除第一列存储单元的数据；同理，若同时选定数条字符线14且都施予高压准位，即可抹除相对应列上所有存储单元的数据。现有的一般内存12在执行上述的运作时，主要是通过字符译码器16来完成。
如图3所示，在现有技术中，字符译码器16是由低压译码器18与电压准位转换器20相连接所构成，运作方式是由低压译码器18的输入接受一组相对应于选定字符线14的字符地址22，再透过电压准位转换器20对低压译码器18的输出提供一所需的操作电压。而现有技术中当内存12在执行编程或抹除时，因为需要通过电压准位转换器20来提供给字符线14所需的操作电压，而使内存12在字符译码器16上，产生功率消耗过大的问题且随着被选定的字符线12愈多，所消耗的功率就愈大。
有鉴于此，本实用新型是针对上述的问题，提出一种具有低功率消耗的字符译码电路。
实用新型内容本实用新型的主要目的，是提供一种字符译码电路，使闪存或可抹除可编程只读存储器在进行数据读取或编程时，仍通过低压译码器及电压准位转换器来达成，而在进行区块数据的抹除时，不必通过电压准位转换器，而是通过晶体管来取得高压准位，减少了闪存或为可抹除可编程只读存储器在字符译码器上的功率消耗。
本实用新型的另一目的，是提供一种字符译码电路，使闪存或可抹除可编程只读存储器的字符译码电路，透过至少一晶体管来达到节省时间与降低测试成本的功效。
根据本实用新型，是将一设于内存中的字符译码电路设有至少一晶体管，使内存可不必通过电压准位转换器，而达到对内存区块数据进行抹除的功效。此字符译码电路包括一低压译码器，是利用输入端来接收字符线的字符地址，而输出端则与一电压准位转换器的输入端相连接，此电压准位转换器的输出可依据低压译码器的输出来选定字符线，并使字符线由电压准位转换器来获取所需的操作电压；以及，至少一晶体管设于字符在线且与电压准位转换器的输出相连接；因此，当一内存在执行数据的读取功能时，由于晶体管的关闭，而使字符线由电压准位转换器获取所需的操作电压，而在内存执行至少一区块数据的抹除功能时，字符线因电压准位转换器处于禁致状态以及晶体管的开启，而由晶体管获取所需的操作电压。
以下通过由具体实施例配合所附的图式详加说明，当更容易了解本实用新型的目的、技术内容、特点及其所达成的功效。
图1为现有微控制器搭配内存的方块图示意；图2为现有内存及其周边电路的方块示意图；图3为现有字符译码器的方块示意图；图4为本实用新型设有二P型晶体管的字符译码电路的实施例方块示意图；图5为本实用新型的电压准位转换器的电路示意图；图6为本实用新型设有一P型晶体管的字符译码电路的实施例方块示意图；图7为本实用新型设有一N型晶体管的字符译码电路的实施例方块示意图。
图号说明10微控制器 12内存14字符线16字符译码器18低压译码器20电压准位转换器22字符地址 24字符译码电路26低压译码器28电压准位转换器30P型晶体管 32P型晶体管34字符线36字符地址38P型晶体管 40P型晶体管42P型晶体管 44P型晶体管
具体实施方式
本实用新型在于一内存执行区块数据抹除时，字符线可通过由晶体管取得操作电压，而不必通过电压准位转换器，以达到降低字符译码器功率的消耗。
请参阅图4所示，字符译码电路24是将低压译码器26与电压准位转换器28相连接在一起，并使两个P型晶体管30、32与电压准位转换器28相连接。低压译码器26由逻辑闸构成，工作电压由内存的电源电压(VCC)供应，其输入端用来接收外部所给予的字符线34的字符地址36。请同时参阅图5所示，电压准位转换器28主要由一对交叉耦合的P型晶体管38、40所构成，其电源可在VCC与一大于VCC的高电源电压(VHH)之间切换，且电压准位转换器28的输入与低压译码器26的输出相连接，使电压准位转换器28的输出可根据低压译码器26的输出来选定字符线34，并使被选定的字符线34由电压准位转换器28来获得所需的操作电压，而非选定的字符线34则在接地准位。此外，另有两个P型晶体管30、32，其是符合互补式金属氧化半导体的制程，而连结方式是将P型晶体管30的源极与P型晶体管32的汲极以串联方式连接在一起，P型晶体管30的汲极连接至电压准位转换器28的电源上，其闸极则连接有一第一控制准位(MSEHVi)；P型晶体管32的源极连接到电压准位转换器28的输出，而闸极则连有一第二控制准位(READ)。如下列表一所示的设有二P型晶体管30、32的字符译码电路24运作时的电压准位表，当进行内存区块数据的抹除时，电压准位转换器28处于禁致状态，P型晶体管30闸极的第一控制准位(MSEHVi)为VCC，其汲极因为与电压准位转换器28的电源连接，所以取得VHH准位，而P型晶体管32闸极的第一控制准位(READ)为VCC或介于VCC与VHH之间的电压准位，字符线34则由二P型晶体管30、32的开启而取得VHH准位；若执行内存数据的读取或编程等其它功能模式时，P型晶体管30闸极的第一控制准位(MSEHVi)和汲极准位同为VCC或VHH，P型晶体管32闸极的第二控制准位(READ)可以为VCC、接地准位或介于VCC与VHH之间的电压准位，字符线34则因为二P型晶体管30、32的关闭而由电压准位转换器28取得所需的操作电压。
表一
图6至图7则为本实用新型的另一实施例。如图6所示，字符译码电路24的P型晶体管42的源极、汲极与闸极用以连接电压准位转换器28的输出、电压准位转换器28的电源与一控制准位(MSEHVi)。如图7所示，字符译码电路34的N型晶体管44的汲极、源极与闸极用以连接电压准位转换器28的输出、电压准位转换器28的电源与一控制准位(MSEHVi)。由于此二实施例的技术原理是与上述图4的实施例相同，故于此不再赘述，详细字符线译码电路24运作时的各个电压状态，请分别参阅下列表二的设有一P型晶体管42的字符译码电路24运作电压准位表与表三的设有一N型晶体管44的字符译码电路24运作电压准位表。
表二
表三
此外，字符译码电路的晶体管，不论为二个P型晶体管、一P型晶体管、或一N型晶体管，均可以每一字符线都设有晶体管或是以复数字元线共享晶体管的方式设于字符译码电路上。
本实用新型利用上述的字符译码电路，使内存在执行区块数据抹除时，字符线不必通过电压准位转换器，而是通过晶体管来取得高压准位。因此，本实用新型可有效地解决现有字符译码器在执行区块数据的抹除功能时功率消耗过大的问题，并提供一种可达到节省时间与降低测试成本功效的字符译码电路。
但以上所述的实施例仅为本实用新型的较佳实施例，通过由实施例说明本实用新型的特点，其目的在使熟习该技术者能暸解本实用新型的内容并据以实施，并非用以局限本实用新型实施的范围。举凡运用本实用新型申请专利范围所述的构造、形状、特征及精神所为的均等变化及修饰，皆应包括于本实用新型申请专利的范围内。
权利要求1.一种低功率消耗的字符译码电路，其是设于一内存中，其特征在于，该字符译码电路包括一低压译码器，其是用以接收至少一字符地址；一电压准位转换器，其是连接至该低压译码器，且该电压准位转换器通过由该低压译码器的输出选定至少一字符线，并使该字符线取得一所需的操作电压；以及至少一晶体管，其是设于每一该字符在线，并与该电压准位转换器连接，于该内存执行至少一区块数据抹除功能时，使该电压准位转换器呈禁致状态以及使该晶体管开启，进而使该字符线由该晶体管取得该操作电压。
2.如权利要求1所述的字符译码电路，其特征在于，所述该内存为一闪存或一可抹除可编程只读存储器。
3.如权利要求1所述的字符译码电路，其特征在于，所述该低压译码器是由逻辑闸构成。
4.如权利要求1所述的字符译码电路，其特征在于，所述该电压准位转换器是由一对交叉耦合的P型晶体管构成。
5.如权利要求1所述字符译码电路，其特征在于，所述该晶体管为P型晶体管或N型晶体管。
6.如权利要求1所述的字符译码电路，其特征在于，所述该操作电压于读取功能时为该内存的电源电压，而于数据执行抹除功能时为一高电源电压。
7.如权利要求1所述的字符译码电路，其特征在于，所述在该内存执行数据读取或编程等功能时，因该晶体管关闭，使该字符线由该电压准位转换器取得该操作电压。
8.如权利要求1所述的字符译码电路，其特征在于，所述当该晶体管为使用一个P型晶体管时，该晶体管的汲极连接至该电压准位转换器的电源，源极连接至该字符线，而闸极连接有一控制准位。
9.如权利要求8所述的字符译码电路，其特征在于，所述在该晶体管的闸极连接的控制准位为该电源电压、源极为该高电源电压(VHH)时，该电压准位转换器呈禁致状态且该晶体管开启，进而使该字符线由该晶体管取得该操作电压，而于该晶体管的闸极的控制准位及该电压准位转换器的电源，同为该电源电压或为高电源电压时，使该晶体管关闭，进而使该字符线由该电压准位转换器取得该操作电压。
10.如权利要求1所述的字符译码电路，其特征在于，所述该晶体管为使用一个N型晶体管时，该晶体管的源极连接至该电压准位转换器的电源，汲极连接至该字符线，而闸极连接有一控制准位。
11.如权利要求10所述的字符译码电路，其特征在于，所述在该晶体管的闸极的控制准位与该电压准位转换器的电源同为该高电源电压时，该电压准位转换器呈禁致状态且该晶体管开启，进而使该字符线由该晶体管取得该操作电压，而于该晶体管的闸极的控制准位为该电源电压，该电压准位转换器的电源为该电源电压或该高电源电压时，使该晶体管关闭，进而使该字符线由该电压准位转换器取得该操作电压。
12.如权利要求1所述的字符译码电路，其特征在于，所述当该晶体管为使用二个P型晶体管时，该二晶体管是以一汲极与一源极串联在一起，另一汲极与源极则分别接至该电压准位转换电路的电源与该字符线，且于连接至该字符线的晶体管的闸极连接有第一控制准位，另一晶体管的闸极则连接有第二控制准位。
13.如权利要求12所述的字符译码电路，其特征在于，所述该第一控制准位为该电源电压或一介于该电源电压与该高电源电压之间的其它电压电源。
14.如权利要求12所述的字符译码电路，其特征在于，所述该第二控制准位为该电源电压、该电压准位转换电路的电源为该高电源电压时，该电压准位转换器呈禁致状态且二该晶体管开启，进而使该字符线由二该晶体管取得该操作电压，而于该第二控制准位及该电压准位转换器的电源，同为该电源电压或为高电源电压，使该晶体管关闭，进而使该字符线由该电压准位转换器取得该操作电压。
专利摘要本实用新型提供一种低功率消耗的字符译码电路，其是设于一内存中，包括一用来接收字符线的字符地址的低压译码器；一电压准位转换器是透过低压译码器的输出来选定字符线，并提供所需的操作电压至字符线；以及利用至少一晶体管在电压准位转换器呈禁致状态以及晶体管开启时，使字符线由晶体管取得操作电压，而于晶体管关闭时，使字符线由电压准位转换器取得操作电压。因此本实用新型可使一内存在执行区块数据抹除时，不必通过一电压准位转换器，而达到减少字符译码电路功率消耗等目的。
文档编号G11C16/16GK2842660SQ20052012228
公开日2006年11月29日 申请日期2005年9月27日 优先权日2005年9月27日
发明者林信章, 吴政颖, 杨明苍 申请人:亿而得微电子股份有限公司