专利名称：恢复光盘恒定角速度的时钟产生方法
技术领域：
本发明涉及恢复光盘恒定角速度(CAV)的时钟产生方法，例如，在全数字锁 相回路ADPLL (All Digital PLL)结构的读取信道(Read Channel)中,为了恢复 光盘的恒定角速度(CAV),使其可以产生与输入数据比率(I叩ut Data Rate)成比 例的时钟。
背景技术：
图1,表示了利用模拟振荡器(Analog Oscillator)的光盘读取信道(Read Channel)用定时恢复(Timing Recovery)回路的构成，例如，在模数转换器(ADC: Analog to Digital Converter) 101中，对模拟RF信号进行取样(Sampling)后， 输出数字化数据(Digitized Data)。另一方面，利用上述模拟振荡器的情况，在上述模数转换器(ADC) 101中， 取样动作利用的时钟，是图1所示的电压控制振荡器VCO(Voltage Controlled 0scillator)109中产生的时钟，上述时钟，将输入的模拟RF波形的频率和位相调 成一致。还有，图1所示的扇区水平控制器SLG(Slice Level Controller) 102,是决 定判断RF波形的0和l基准的回路，限制器(Slicer)lQ3，按照上述决定的基准， 判断RF波形中的数字数据O和l,利用如此决定的比特数据(Bit Data),通过图 1所示的频率检出器104和环路滤波器105，跟踪(Tracking)频率成分，通过位 相检出器106和环路滤波器107跟踪位相成分。而且，如上所述，为了在模拟振荡器中利用以数字形式跟踪的频率和位相信 息，通过数模转换器DAC(Digital to Analog Converter) 108将其转为模拟成分， 模拟成分信号在电压控制振荡器VC0 109中进行调解，产生取样时钟(Sampling Clock)。另一方面，上述产生的取样时钟，因为输入RF信号的频率和位相要调成一致， 因此，与输入数据比率(Input Data Rate)是相同的，上述模数转换器ADC101和数模转换器MC108,以及电压控制振荡器109作为模拟程序块，在设计回路时 需很多费用(Cost),还存在多受噪音(Noise)影响的缺点。图2，表示了全数字锁相回路ADPLL (All Digital PLL )结构的光盘用定时 恢复(Timing Recovery)回路的构成，上迷全数字锁相回路ADPLL结构，与图1 回路的最大区别在于模数转换器ADC201用取样时钟使用固定(Static Clock)时 钟。另一方面，与图1的模数转换器ADC不同，如图2所示，取样的数字数据， 与输入的RF信号的频率和位相并不相同，只是以一定的间隔进行取样，控制定时 恢复电路频率和位相的反馈回路(Feedback Loop),如图2所示，在模数转换器 ADC 201的后面工作。即，使用数控振荡器DC0 208中产生的频率和位相信息，分类机 (Interpolator ) 209,以固定位相对应值的取样使用数字数据进行计算，例如， 在图1的模数转换器ADC 101的作用中， 一部分由图2的分类机(Interpolator ) 209代行。而且，在以上述分类机(Interpolator ) 209为主的模数转换器ADC 201后端 设置的数字程序块，都是使用与模数转换器ADC 2 01使用的固定时钟成比例的时钟， 所以数字程序块的工作速度和频率数据的比率是不尽相同的，因而在上述分类机 (Interpolator ) 209中计算位相对应的数据，同时，产生标记(Flag )信号，判 断现在数字数据的动作是否有效。还有，上述模数转换器ADC 201后端设置的数字程序块，只有当上述标记信 号为1时才进行工作，例如，虽然不按时间比例进行工作，上述分类机 (Interpolator ) 209输出的标记信号，根据图1的模数转换器ADC抽取的数据比 率，按照所有数字程序块工作类似的原理进行工作。另一方面，上述分类机(Interpolator) 209后端设置的扇区水平控制器SLC 202,限制器203,频率检出器204,环路滤波器205，位相检出器206，环路滤波器 207,与参照图1所述的一样，只是，根据上述程序块产生的频率和位相信息，数 据值输入到数控振荡器DCO 208中，上述数控振荡器208向上迷分类机 (Interpolator ) 209传送应该计算的位相信息。而且，如图2所示，在全数字锁相回路结构ADPLL的定时恢复回路中，模拟 电路只有模数转换器ADC 201,与图l的回路相比，费用(Cost)较少，控制起来容易，不使用模拟振荡器，所以有不受噪音等影响的优点。但是，如图1所示，并不是按照直接输入的信号位相进行取样，而是利用位 相信息，在上述分类才几(Interpolator ) 209中，以推定当时的邗支想值的方式，所 以可以减少信号对杂音比，数据程序块的动作时钟是固定时钟(Static Clock), 与输入数据的比率是不同的，所以，应进行工作以判断分类机(Interpolator )209 产生的标记(Flag)信号是否存在，因而设计更加复杂起来。另一方面，图3表示了一般光盘的反射波信号读取信道(Read Channel)回 路的构成，光盘(Disk) 300储存的0和1的数字信息是通过光学读取的光拾取器 OPU (Optical Pickup Unit) 301产生的激光信号的反射波来读取的，上述光拾取 器OPU301上积聚的反射波电信号输入到模拟前端芯片(Analog Front-End Chip) 上。而且，经过图3所示的滤波器/均衡器(Filter/Equalizer) 302和自动增益 控制器(AGC: Automatic Gain Control ler) 303,进行过滤(Fil tering)和加速 (Boosting),输出大小合适的模拟信号，上述模拟信号，通过数字模拟前端芯片 (Digital Front-End Chip)上的模数转换器ADC 304变为数字数据。另一方面，它通过图1或图2的定时恢复回路305,抽取频率和位相对应的数 据，使用类似局部响应最大相似(P亂:Partial Response Maximum likelihood) 部件306的比特检测(Bit Detection)回路，检出比特数据。而且，如上所述检出的比特数据，通过解调器(De-modulator ) 307进行解调， 通过纠错解码器(ECC Decoder) 308进行解码，传送给个人计算机或类似于多媒 体编解码器(Codec Processor)的主机(Host)，通常，图3所示的滤波器/均衡器 (Filter/Equalizer) 302和自动增益控制器(AGC)等回路被制成模拟前端芯片， 所以，上述模拟前端芯片，为了根据光盘转速对应的输入信道比率处理信号，应控 制上述均衡器(Equalizer)或滤波器(Filter)等的条件。即，光盘以恒定线速度(CLV)旋转时，光盘无论在何位置，信道比率都是一 定的，所以只安装一次上述滤波器/均衡器(Filter/Equalizer )就可以了，但光 盘以高速的恒定角速度(CAV)方式旋转时，线速度根据光盘的位置而有所不同， 所以信道比率不同，对滤波器/均衡器(Filter/Equalizer)的安装应随时可变。因此，上述模拟前端芯片如图3所示，数字前端芯片输入有与信道比率成比 例的恒定角速度(CAV)时钟，根据该时钟，可自动调解模拟前端芯片滤波器/均衡器Filter/Equalizer的设定动作。但是，如图1所示，使用利用模拟振荡器的定时恢复回路时，虽然可以容易 产生上述恒定角速度CAV时钟，但如图2所示，在利用固定时钟(Static Clock) 时，即，使用全数字锁相回路ADPLL结构的定时恢复回路时，不会产生恒定角速度 CAV时钟。发明内容因此，本发明的目的在于解决上述问题，提供一种恢复光盘恒定角速度(CAV) 的时钟产生方法，例如，设计全数字锁相回路ADPLL (All Digital PLL)结构的 读取信道(Read Channel)时，也利用代替取样时钟产生的标记(Flag)信号，或是利 用同步(Sync)信息，可以产生与恢复光盘恒定角速度(CAV)所需输入数据的比率 成比例的时钟，还有，使用利用抖动锁相回路Wobble PLL的共有结构，可以简化 硬盘。为了达成上述目的，本发明的恢复光盘恒定角速度的时钟产生方法，是把光 盘以一定周期读取的同步信号存入模拟锁相回路的位相检出器中，同时，把上述模 拟锁相回路的电压控制振荡器输出的时钟，分频为上述同步信号的长度，存入上述 位相检出器的比较时钟，把上述电压控制振荡器输出的时钟，分频为模拟前端芯片 要求的程度，作为恢复恒定角速度的时钟使用。还有，本发明的恢复光盘角速度的时钟产生方法，是累积数字锁相回路的定 时恢复回路产生的标记信号，产生累积值对应的1或0值的信号后，储存到模拟锁 相回路的位相检出器中，同时，把上述模拟锁相回路的电压控制振荡器输出的时钟， 分频为上述累积值对应的程度，存入上述检出器的比较时钟中，把上述电压控制振 荡器输出的时钟，分频为模拟前端芯片要求的程度，作为恢复恒定角速度的时钟使 用。还有，本发明的恢复光盘角速度的时钟产生方法，是在读取信道中产生恒定 角速度时，选择读取信道的路径，在抖动中产生记录时钟时，选择抖动处理路径， 把相关信号存入模拟锁相回路的位相检出器，同时，把上述模拟锁相回路的电压控 制振荡器输出的时钟分频为指定的数量，存入上述位相检出器的比较时钟，把上述 电压控制振荡器输出的时钟，分频为模拟前端芯片要求的程度，作为恢复恒定角速 度的时钟使用。本发明的效果如上所述，本发明的恢复光盘恒定角速度的时钟产生方法，是一种非常有用的发明，例如设计全数字锁相回路ADPLL(All Digital PLL)结构的读取信道的情 况，利用代替取样时钟产生的标记(Flag)信号，'或是光盘的同步(Sync)信息，使其用利用抖动锁相回路(Wobble PLL)的共有结构，可以利用全数字锁相回路ADPLL 恢复恒定角速度(CAV),可减少费用，关有效简化硬盘。为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本 发明进行详细的描述。附围说明图1表示了利用模拟振荡器的光盘读取信道用定时恢复回路的构成。 图2表示了全数字锁相回路ADPLL结构的光盘用定时恢复回路的构成。 图3是表示了一般光盘反射波信号读取信道回路的构成。 图4是表示了适用本发明的恢复光盘恒定角速度的时钟产生方法的第1实施 例的电路构成。图5表示了适用本发明的恢复光盘恒定角速度的时钟产生方法的第2实施例 的电路构成。图6表示了适用本发明的恢复光盘恒定角速度的时钟产生方法的第3实施例 的电路构成。附图中主要部分的符号说明 401:模拟/数字转换器 403:局部响应最大相似检出器 405:位相检出器 407:电压控制振荡器402 :定时恢复回路 404:解调器 406:环路滤波器 408,409:分频器具体实施方式
以下，将参照附图对本发明的恢复光盘恒定角速度(CAV)的时钟产生方法的 实施例进行详细说明。图4表示了适用本发明的恢复光盘恒定角速度的时钟产生方法的第1实施例的回路构成，例如， -使用全凌t字锁相回路ADPLL结构的解调器(De-modulator )404 检出的同步(Sync)信息，产生恒定角速度(CAV)时钟的方法，是光盘以一定的 信号间隔记录同步(Sync)信号，并区分信号。例如，光盘(CD)的情况，每588个比特(Bit )就会出现同步(Sync)信号， 数字化視频光盘(DVD)情况，是1488个，蓝光光盘(BD)情况，是每1932个比 特检出同步(Sync)信号，如此多比特聚在一起才出现同步信号，所以在设计全数字 锁相回路ADPLL结构时，各个同步信号的出现间隔没有太大差异，信道比率是成比 例的，几乎是一定的。所以，如上所述，把检出的信号，存为模拟锁相回路PLL的位相检出器(PD) 405的指令(Reference),把出自电压控制振荡器VC0 407的时钟在第1分配器 (Divider 1 ) 408中分频为同步长度的程度，存为上述PD 405的时钟的情况，VC0 407中位相虽然不对，但会产生与输入信道比率(Input Channel Rate)成比例的时 钟。另一方面，在第2分配器(Divider 2 ) 409中将其分频为模拟前端芯片要求 的程度，存入模拟前端芯片，可以作为恒定角速度CAV时钟进行使用。图5表示了适用本发明恢复光盘恒定角速度(CAV)的时钟产生方法的第2实施 例的电路构成，在本发明的第2实施例中，不利用同步(Sync)信号，代之的是利 用在全数字锁相回路ADPLL结构中，意味着有效取样数据(Sampling Data)的标 记(Flag),产生恒定角速度CAV Clock时钟。另一方面，全数字锁相回路ADPLL的分类机(Interpolator ),把有效的取样 位置的数据制成标记(Flag )信号，这仍是以固定时钟(Static Clock)基准产生的， 所以，各个标记Flag信号与输入信道比率是相背离的。但是，把许多个加起来时，几乎具有一定的时间间隔，与信道比率成比例， 图5的构成，便是利用于此，即，在累加器(Accumulator) 503中，把全数字锁相 回路ADPLL结构的定时恢复回路502产生的标记信号累加起来，上述累加器 (Accumulator) 503中的累加值，超过事前设定的一定值时，产生1的信号，其 它情形产生O的信号。而且，把上述信号以模锁相回路PLL的位相检出器(PD) 504的指令 (reference )信号输入，在第1分配器(Divider 1 ) 507中，以上述累加器 (Accumulator) 503指定值进行分频，并对电压控制振荡器VCO 506产生的时钟进行分频，添入PD的比较时钟时，位相虽然不对，但却产生与信道比率成比例的 时钟。另一方面，上述方法，可以按照各个光盘的种类，确定一定的分频比，所以 第1分配器(Divider 1 ) 507的设计变得简单。图6表示了适用本发明恢复光盘恒定角速度(CAV)的时钟产生方法的第3实 施例的回路构成，特别是在全数字锁相回路ADPLL结构中产生恒定角速度CAV时钟 的模拟锁相回路PLL的部分，与抖动(Wobble)处理器中产生记录(Write)时钟 的模拟锁相回路PLL表现出共有的结构。还有，记录用光盘的情形，为了显示记录数据的位置，把轨迹做成弯弯曲曲 的抖动形象，并对此进行解码，使其抽取地址，这种抖动，具有一定的频率，比较 均衡，所以，利用其执行记录动作时，制作比特数据同步使用的记录时钟。另一方面，普通比特数据积聚到一定数量，成为一个抖动的长度，所以与图6 中的抖动路径(Wobble Path) —样，对抖动数据进行处理，制成趋向抖动频率的 信号，并将其填入指令(reference )，将电压控制振荡器VC0 608的时钟信号分频 为指定数量，并加入比较信号。如果那样，与抖动成比例，产生具有信道比特频率的记录时钟(WriteClock), 例如，恢复专用(ROM)i某体的情形，因为不存在抖动(Wobble),所以不用这种路 径，此时，如图4或图5使用的模拟锁相回路PLL的作用，可以由抖动(Wobble) 使用的模拟锁相回路PLL代替使用。即，在RF模数转换器(ADC) 601、读取信道(Read Channel) 602中，产生 恒定角速度时钟(CAV Clock )时，选择读取信道602的路径(Read Channel Path )， 在抖动(WBL: Wobble)模数转换器(ADC) 603、抖动(WBL )处理器604中产生记 录时钟(Write Clock)时，使其选择4牛动处理器604路径(Wobble Processor Path), 把上述两个路径的经多路器(MUX) 605后，多路器(而X) 605输出的信号填入模 拟锁相回路PLL的位相检出器(PD) 606的指令(Reference)即可。此时，可以共享一个模拟锁相回路PLL，所以，以全数字锁相回路ADPLL结构 产生恒定角速度CAV时钟，可以节省相当于模拟锁相回路PLL的费用，还有，在被 处理的抖动(Wobble)中，产生记录时钟(Write Clock)时，是与该时钟或是读 取信道的输入数据成比例的，因此，这还可以作为恒定角速度CAV的时钟使用。 即，记录用光盘中，即使只利用抖动路径，也可产生恒定角速度CAV时钟，因而，不存在根据恒定角速度CAV的动作来设定模拟前端滤波器或均衡器(Filter/Equalizer)的问题。本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发 明的目的，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以 上所述实施例的变化、变型都将落在本发明权利要求书的范围内。
权利要求
1. 一种恢复光盘恒定角速度的时钟产生方法，其特征在于包括光盘把以一定周期读出的同步信号，存入模拟锁相回路的位相检出器中，同时，把上述模拟锁相回路的电压控制振荡器输出的时钟，分频为上述同步信号的长度，存入上述位相检出器的比例时钟中，把上述电压控制振荡器输出的时钟，分频为模拟前端芯片要求的程度，作为恢复恒定角速度的时钟使用。
2、 如权利要求l所迷的恢复光盘恒定角速度的时钟产生方法，其特征在于 上述电压控制振荡器输出的时钟，是与输入信道比率成比例的。
3、 一种恢复光盘恒定角速度的时钟产生方法，其特征在于包括 积累数字锁相回路的定时恢复回路产生的标记信号，产生累积值对应的1或是0值的信号后，存入模拟锁相回路的位相检出器中，同时，把上述模拟锁相回路 的电压控制振荡器输出的时钟，分频为上述累积值对应的程度，存入上述位相检出 器的比较时钟中，把上述电压控制振荡器输出的时钟，分频为模拟前端芯片要求的 程度，作为恢复恒定角速度的时钟使用。
4、 如权利要求3所述的恢复光盘恒定角速度的时钟产生方法，其特征在于 上述电压控制振荡器输出的时钟，与输入信道的比率成比例。
5、 一种恢复光盘恒定角速度的时钟产生方法，其特征在于包括 在读取信道中产生恒定角速度时，选择读取信道的路径，在抖动中产生记录时钟时，选择抖动处理的路径，并将有关信号存入模拟锁相回路的位相检出器中， 同时，把上述电压控制振荡器输出的时钟，分频为指定的数量，存入上述位相检出 器的比较时钟中，把上述电压控制振荡器输出的时钟，分频为模拟前端芯片要求的 程度，作为恢复恒定角速度的时钟使用。
6、 如权利要求5所述的恢复光盘恒定角速度的时钟产生方法，其特征在于 上述电压控制振荡器输出的时钟，与输入信道的比率成比例。
全文摘要
本发明涉及恢复光盘恒定角速度的时钟产生方法，设计全数字锁相回路ADPLL(All Digital PLL)结构的读取信道(Read Channel)的情况，利用代替取样时钟产成的标记信号，或是利用光盘的同步信息，使其可以产生与恢复光盘恒定角速度(CAV)所需输入数据的比率成比例的时钟，同时，使用利用抖动锁相回路(Wobble PLL)的共有结构，在恢复恒定角速度时可以利用全数字锁相回路ADPLL，从而可以减少费用，又可以有效简化硬盘。
文档编号G11B7/00GK101241712SQ200710037148
公开日2008年8月13日 申请日期2007年2月6日 优先权日2007年2月6日
发明者丘健栽, 金汉秀 申请人:上海乐金广电电子有限公司