单向自旋力矩转移磁性存储器单元结构的制作方法

专利名称：单向自旋力矩转移磁性存储器单元结构的制作方法
技术领域：
本发明大体上涉及磁性随机存取存储器，且更特定来说，涉及自旋力矩转移磁性随机存取存储器(STT-MRAM)。
背景技术：
此章节既定向读者介绍可与下文描述及/或主张的本发明的各种方面相关的技术的各种方面。相信此论述有助于向读者提供用以促进更好理解本发明的各种方面的背景信息。因此，应理解，应以此角度阅读这些陈述，且不承认其为现有技术。磁性随机存取存储器(MRAM)为基于磁电阻的非易失性计算机存储器技术。MRAM 在若干方面不同于易失性随机存取存储器(RAM)。因为MRAM为非易失性的，所以当未对存储器装置供电时，MRAM仍可维持存储器内容。尽管非易失性RAM通常比易失性RAM慢，但 MRAM具有与易失性RAM的读取及写入响应时间相当的读取及写入响应时间。不同于将数据存储为电荷的典型RAM技术，MRAM数据由磁电阻元件存储。大体来说，磁电阻元件由两个磁性层制成，所述磁性层中的每一者保持一磁化。一个层(“针扎层”)的磁化在其磁性定向上固定，且另一层(“自由层”)的磁化可由外部磁场改变，所述外部磁场由编程电流产生。因此，编程电流的磁场可使所述两个磁性层的磁性定向平行，从而提供跨越各层的较低电阻(“1”状态)，或反平行，从而提供跨越各层的较高电阻(“0”状态)。自由层的磁性定向的切换和所得的跨越磁性层的高或低电阻状态提供了典型MRAM单元的写入及读取操作。尽管MRAM技术提供非易失性及较快响应时间，但MRAM单元在可缩放性上受限且易受写入干扰影响。用以在跨越MRAM磁性层的高电阻状态与低电阻状态之间切换的编程电流通常为高的。因此，当多个单元布置于一 MRAM阵列中时，导引到一个存储器单元的编程电流可引发邻近单元的自由层中的场改变。可使用自旋力矩转移技术解决写入干扰的此潜在可能性(也称为“半选问题(half-select problem)”)。常规自旋力矩转移MRAM (STT-MRAM)单元包括磁性隧道结(MTJ)(其为包括两个磁性层(一个针扎层及一个自由层)及所述两者之间的绝缘层的磁电阻数据存储元件)、位线、字线、源极线，及存取晶体管。编程电流通常流动穿过存取晶体管及MTJ。针扎层使编程电流的电子自旋极化，且随着经自旋极化的电流通过MTJ而产生力矩。经自旋极化的电子流通过对自由层施加力矩而与自由层相互作用。当通过MTJ的经自旋极化的电子流的力矩比临界切换电流密度(J。)大时，由经自旋极化的电子流施加的力矩足以切换自由层的磁化。因此，自由层的磁化可经对准以与针扎层平行或反平行，且跨越MTJ的电阻状态改变。STT-MRAM具有优于MRAM的有利特性，因为经自旋极化的电子流消除了对外部磁场切换磁电阻元件中的自由层的需要。另外，可缩放性得以改善，因为编程电流随着单元大小减小而减小，且解决了写入干扰及半选问题。另外，STT-MRAM技术允许较高的隧道磁阻比率(tunnel magnetic resistance ratio)，意味着在高电阻状态与低电阻状态之间存在较大比率，从而改善磁畴中的读取操作。
6
然而，STT-MRAM单元结构利用具有双向极性的编程电流以将磁性单元编程到高电阻状态及低电阻状态中。与单向编程逻辑相比，双向编程逻辑需要更多硅空间以形成存储器单元，且大体上较复杂且效率较低。


在以下详细描述中且参考图式来描述特定实施例，其中图1描绘根据本发明技术的实施例的基于处理器的系统的框图；图2描绘具有根据本发明的实施例制造的存储器单元的存储器阵列的一部分的示意图；图3描绘根据本发明的实施例的STT-MRAM单元的一部分；图4描绘使根据本发明的实施例的存储器单元的编程电流与净自旋极化相关的图表；图5描绘根据本发明的实施例的具有额外磁性隧道结的STT-MRAM单元的一部分， 以及处于低电阻状态及高电阻状态中的STT-MRAM单元的部分；图6到图11描绘根据本发明的各种实施例的STT-MRAM单元的部分；及图12描绘根据本发明的实施例的实施交叉点架构的存储器阵列的一部分。
具体实施例方式自旋力矩转移磁性随机存取存储器(STT-MRAM)单元是通过切换所述单元的磁性隧道结(MTJ)中的自由层的磁化而编程。具有双向极性的编程电流通常用以切换自由层的磁化且编程所述单元。然而，与常规双向STT-MRAM单元相比，能够以单向电流编程到高电阻状态及低电阻状态的STT-MRAM单元将更高效，且需要较少硅空间。根据本发明的实施例，STT-MRAM单元结构可经设计以产生两个相反的自旋力矩转移效应之间的不平衡，从而允许实现单向电流编程。以下论述描述根据本技术的实施例的系统及装置，及所述系统及装置的操作。图1描绘基于处理器的系统，其大体上由参考数字10指定。如下文解释，系统10 可包括根据本发明技术的实施例所制造的各种电子装置。系统10可为多种类型中的任一者，例如，计算机、寻呼机、蜂窝式电话、个人备忘记事本、控制电路等。在典型的基于处理器的系统中，一个或一个以上处理器12(例如，微处理器)控制系统10中的系统功能及请求的处理。如下文解释，处理器12及系统10的其它子组件可包括根据本发明技术的实施例所制造的电阻性存储器装置。系统10通常包括电源14。举例来说，如果系统10为便携式系统，那么电源14可有利地包括燃料电池、电力收集(power scavenging)装置、永久电池、可替换电池，及/或可再充电电池。电源14还可包括AC适配器，使得可将系统10插入到(例如)壁式插座中。 电源14还可包括DC适配器，使得可将系统10插入到(例如)交通工具点烟器中。视系统10执行的功能而定，各种其它装置可耦合到处理器12。举例来说，用户接口 16可耦合到处理器12。用户接口 16可包括(例如)按钮、开关、键盘、光笔、鼠标、数字转换器及触笔，及/或语音辨识系统。显示器18也可耦合到处理器12。显示器18可包括 (例如)IXD、SED显示器、CRT显示器、DLP显示器、等离子体显示器、OLED显示器、LED，及/或音频显示器。此外，RF子系统/基带处理器20也可耦合到处理器12。RF子系统/基带处理器20可包括天线，其耦合到RF接收器及RF发射器(未图示)。一个或一个以上通信端口 22也可耦合到处理器12。通信端口 22可用以(例如)耦合到一个或一个以上外围装置24(例如，调制解调器、打印机、计算机)，或耦合到网络，例如，局域网、远程域网络 (remote area network)、企业内部网络或因特网。处理器12大体上通过实施存储于存储器中的软件程序而控制系统10。所述软件程序可包括(例如)操作系统、数据库软件、绘图软件、文字处理软件，及/或视频、相片或声音编辑软件。存储器可操作地耦合到处理器12以存储各种程序及促进各种程序的执行。 举例来说，处理器12可耦合到系统存储器沈，所述系统存储器沈可包括自旋力矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)， 及/或静态随机存取存储器(SRAM)。系统存储器沈可包括易失性存储器、非易失性存储器， 或其组合。系统存储器26通常为大的，使得其可存储经动态加载的应用程序及数据。在一些实施例中，系统存储器26可包括STT-MRAM装置，例如下文进一步所论述的STT-MRAM装置。处理器12也可耦合到非易失性存储器观，其并不暗示系统存储器沈必定为易失性的。非易失性存储器28可包括STT-MRAM、MRAM、只读存储器(ROM)(例如EPR0M、电阻性只读存储器(RROM))，及/或与系统存储器沈结合使用的快闪存储器。通常选择ROM的大小为恰好大到足以存储任何必要的操作系统、应用程序及固定数据。另外，非易失性存储器观可包括(例如)高容量存储器，例如，磁带或磁盘驱动器存储器，例如，包括电阻性存储器的混合型驱动器(hybrid-drive)或其它类型的非易失性固态存储器。如下文更详细地解释，非易失性存储器观可包括根据本发明技术的实施例所制造的STT-MRAM装置。图2说明STT-MRAM单元50，视系统要求及制造技术而定，其可经制造以形成呈包括若干行及列的栅格图案或呈各种其它布置的存储器单元阵列。存储器单元的布置可实施于图1中所描绘的系统存储器26或易失性存储器观中。STT-MRAM单元50包括堆叠52、存取晶体管M、位线56、字线58、源极线60、读取 /写入电路62、位线参考64，及读出放大器66。堆叠52可包括磁性隧道结(MTJ)，所述MTJ 包括自由层及针扎层。如将在下文中特定参看图3及图5到图11进一步描述，根据本发明技术的实施例，“堆叠”52可指代多个自由层及针扎层、发热层、压电材料、非磁性层，及额外 MTJ组件。在下文所描述的各种实施例中，当发热层的材料形成于MTJ或堆叠中的针扎层上方或下方，或与MTJ或堆叠的各层平行地形成时，将发热层称作“层”。同样如本文中所使用，应理解，当形容一层“形成于”或“安置于”另一层“上”时，可存在形成或安置于所述层之间的介入层。相似地，如果形容材料与其它材料“邻近”，那么所述材料之间可存在介入材料。相反地，如果形容一层或材料“直接形成于…上”、“直接安置于…上”，或“直接邻近…” 或“直接接触…”地形成/安置，那么材料或层之间不包括介入材料或层。当选择STT-MRAM单元50以进行编程时，将编程电流施加到所述单元，且所述电流由针扎层中的一者自旋极化，且对自由层施加力矩，所述力矩切换自由层的磁化以“写入到”或“编程”所述单元。在STT-MRAM单元50的读取操作中，将电流用以检测存储器单元堆叠52的电阻状态。另外，在堆叠52中并入压电层可减小切换自由层的磁化所需的临界切换电流，因此允许使用较小编程电流来写入STT-MRAM单元50。如先前所论述，施加编程电流(或“写入电流”)以用于STT-MRAM单元50的写入操作。为了起始写入操作，读取/写入电路62可产生到位线56的写入电流。如将进一步描述，写入电流的电流密度决定堆叠52中的自由层的磁化的切换。一旦自由层根据编程电流的电流密度经磁化，编程状态就被写入到STT-MRAM单元50。因此，STT-MRAM单元50可由单向电流编程，从而允许实现STT-MRAM单元50上的较简单的单向编程逻辑。常规STT-MRAM 单元通过在相反方向上驱动写入电流而在低电阻状态与高电阻状态之间改变，从而需要双向编程逻辑。举例来说，将把写入电流从晶体管源极驱动到晶体管漏极，且接着穿过MTJ， 以将存储器单元编程到高电阻状态。为了将存储器单元编程到低电阻状态，将把写入电流从MTJ驱动到晶体管漏极、到晶体管源极。在根据本发明技术的实施例中，所述双向编程逻辑可并非为必要的，因为单向电流可编程STT-MRAM单元50。如将在图12中解释，在一些实施例中，STT-MRAM单元50可以交叉点架构(cross point architecture)来实施以减小 STT-MRAM阵列的大小。为了读取STT-MRAM单元50，读取/写入电路62产生经由堆叠52及晶体管M到位线56及源极线60的读取电流。STT-MRAM单元50的编程状态视跨越堆叠52的电阻而定，所述电阻可由位线56与源极线60之间的电压差决定。在一些实施例中，所述电压差可与参考64进行比较且由读出放大器66放大。图3中描绘本发明的一个实施例能够通过单向电流编程的STT-MRAM单元。下文所说明及描述的堆叠中的每一者可并入于图2中所描述的STT-MRAM单元50中。STT-MRAM 单元堆叠100包括顶部针扎层102，其通过顶部非磁性层104与自由层106分离；及底部针扎层110，其通过底部非磁性层108与自由层106分离。如下文进一步所论述，针扎层102 与110及自由层106通常为铁磁性材料。顶部非磁性层104及底部非磁性层108可用作介于自由层106与顶部针扎层102之间及介于自由层106与底部针扎层110之间的绝缘体。 存储器单元堆叠100还可包括发热层112。可通过切换存储器单元堆叠100中的自由层106的磁化而编程存储器单元，且可通过确定跨越顶部针扎层102、自由层106及底部针扎层110的电阻而读取所述单元。顶部针扎层102及底部针扎层110中的每一者中所说明的单向箭头表示针扎层102及110具有固定磁化。此外，顶部针扎层102及底部针扎层110的磁化在同一方向上定向。自由层 106中所说明的双向箭头表示自由层106可经切换以具有在与底部针扎层110平行的方向上的磁化(其提供低电阻)，或具有在与底部针扎层110反平行的方向上的磁化(其提供高电阻)。单元堆叠100的结构及顶部针扎层102与底部针扎层110的平行磁化可实现以单向电流编程存储器单元。更特定来说，当选择存储器单元以编程到低电阻状态时，将编程电流114施加到所述单元。用以将堆叠100编程到低电阻状态的编程电流114可处于约20 微安到约1毫安的范围中。随着编程电流114行进穿过堆叠100，编程电流114的电子自旋首先由底部针扎层110进行极化。当经自旋极化的编程电流114接着到达自由层106时， 其使自由层106对准以具有与底部针扎层110的磁化相同的磁化。如果所述电流持续到达顶部针扎层102，那么由于编程电流114由底部针扎层110在同一方向上进行极化，因此顶部针扎层102的磁化将不改变。自由层106的磁化相同于底部针扎层110的磁化，且将存储器单元编程到低电阻状态。如果选择存储器单元以编程到高电阻状态，那么较大的编程电流114行进穿过堆叠100。用以将堆叠100编程到高电阻状态的编程电流114可处于约50微安到约1. 5毫安的范围中。较大电流可在发热层112中产生较多热，以局部加热底部针扎层110，从而减少其磁化及自旋极化效率。尽管发热层112在此实施例中被展示为一种调节底部针扎层110 的自旋力矩效应的手段，但本发明技术的此实施例及其它实施例也可实施其它方法或不同方法的组合，以用于调节相反的自旋力矩之间的不平衡。举例来说，一些实施例可使用电压引发的应力，其包括(但不限于)在STT-MRAM单元内使用压电材料。由于底部针扎层110响应于较大编程电流114而具有减小的磁化及自旋极化效率，因此编程电流将通过未经极化或未经高度极化的底部针扎层110。编程电流114将接着行进穿过自由层106且行进到顶部针扎层102。顶部针扎层102将反射编程电流114的已自旋极化到顶部针扎层102的磁化的相反方向的电子。具有与顶部针扎层102相反的自旋极化的经反射电子将接着切换自由层106的磁化，使得自由层106的磁化与顶部针扎层 102及底部针扎层110两者的磁化反平行，且将存储器单元编程到高电阻状态。因此，单向电流可将存储器单元编程到低电阻状态或高电阻状态。来自由底部针扎层110所极化的电流的对自由层106的自旋力矩效应相反于来自由顶部针扎层102所反射的电流的对自由层106的自旋力矩效应。此实施例中的堆叠100的结构及两个针扎层 102及110的平行磁化使底部针扎层102的自旋力矩效应能够在低电流密度下占优势，且使顶部针扎层102的自旋力矩效应能够在高电流密度下占优势。因此，编程电流114仅需在电流密度上变化，且不需在方向上变化。顶部针扎层102、自由层106及底部针扎层110可包含铁磁性材料，其包括(但不限于)例如Co、Fe、Ni或其合金，NiFe, CoFe, CoNiFe,或经掺杂的合金CoX, CoFeX, CoNiFeX (X = B、Cu、Re、Ru、Rh、Hf、Pd、Pt、C)的材料；或其它半金属铁磁性材料，例如!^304、 Cr02、NiMnSb及PtMnSb，及Bii^eO。发热层112可包含耐火金属，其包括(例如)氮化物、碳化物及硼化物，TiN, ZrN、HfN、VN、NbN, TaN、TiC、ZrC, HfC, VC、NbC、TaC, TiB2、ZrB2、HfB2、 VB2、NbB2、TaB2、Cr3C2、Mo2C、WC、CrB2、Mo2B5、W2B5 ；或化合物，例如，TiAIN、TiSiN、Tiff, TaSiN、TiCN、SiC、B4C、WSix、MoSi2 ；或元素材料，例如，经掺杂的硅、碳、Pt、铌、钨、钼；或金属合金，例如，MCr。顶部非磁性层104及底部非磁性层108可为导电的或非导电的。在一些实施例中，导电非磁性层可包含Cu、Au、Ta、Ag、CuPt, CuMn,或其它非磁性过渡金属，或以上非磁性导电材料的任何组合。非导电非磁性层可包含Alx0y、Mg0、A1N、SiN, CaOx, NiOx, HfO2, Ta2O5, ZrO2, NiMnOx, MgF2, SiC、SiO2, SiOxNy，或以上非磁性非导电材料的任何组合。图4中所说明的图表表示根据本发明的一个实施例的所施加的编程电流与自由层及针扎层之间的净自旋极化(net spin polarization)之间的关系。净自旋极化轴线中的正值表示自由层与底部针扎层平行。此情况当编程电流较小时出现，且来自底部针扎层的自旋力矩占优势且切换自由层以与底部针扎层平行。净自旋极化轴线中的负值表示自由层与底部针扎层反平行。此情况当编程电流较大时出现，且局部加热减小了来自底部层的自旋力矩，使得来自顶部针扎层的自旋力矩占优势，且反射经极化的电子流，此经极化的电子流切换自由层以与底部针扎层反平行。如先前所论述，STT-MRAM单元堆叠中的使自由层与针扎层分离的非磁性层可为导电的或非导电的。此外，存储器单元堆叠可包含导电非磁性层或非导电非磁性层的组合。如果所述非磁性层中的任一者或两者为非导电的，那么所述存储器单元堆叠可提供良好的感测裕度，意味着低电阻率及高电阻率的两个可编程状态之间的分离较大。举例来说，一些实施例中的理想电阻比率可在100%到300%的范围内。然而，在所有非磁性层均导电的情况下构造存储器单元有时可为有利的。在所述实施例中，电阻改变可不如具有非导电非磁性层的存储器单元一样大。添加磁性隧道结(MTJ)可改善感测裕度，或增大存储器单元的电阻改变。图5说明本发明的一个实施例，其包括用以改善存储器单元的感测裕度的额外 MTJ0存储器单元堆叠200包括底部单向编程堆叠204，所述底部单向编程堆叠204具有堆叠于顶部针扎层216与底部针扎层2M之间的编程自由层220。底部单向编程堆叠204可进一步包括在编程自由层220与顶部针扎层216之间的顶部非磁性层218，及在编程自由层 220与底部针扎层2 之间的底部非磁性层222。非磁性层218及222可为导电或非导电的，且可隔绝周围层的磁化。当低编程电流从堆叠200的底部通过时，底部针扎层可自旋极化所述电流，且经自旋极化的编程电流切换编程自由层220的磁化。当高编程电流从堆叠 200的底部通过时，来自较大电流的较大热及由发热层2 所产生的热减小底部针扎层224 的磁化，使得仍未经极化或未经高度极化的编程电流行进到顶部针扎层216，在所述顶部针扎层216处，所述编程电流经自旋极化且反射回到编程自由层220以切换编程自由层220， 从而与底部针扎层2M反平行。原始部分204可进一步包含在顶部针扎层216上的反铁磁性层214，以有助于针扎顶部针扎层216且维持其磁化及稳定性。存储器单元堆叠200还可包含额外MTJ 202，所述额外MTJ 202具有针扎层206 及通过非磁性势垒层208与针扎层206分离的感测自由层210。额外MTJ 202可改善感测裕度且增大存储器单元的电阻比率。额外MTJ 202经静磁性地耦合以与底部单向编程堆叠 204中的编程自由层220反平行，使得改变编程自由层220的磁化将改变感测自由层210的磁化。另外，自旋随机化分离层212可将额外MTJ 202与底部单向编程堆叠204分离。自旋随机化分离层212使编程电流的自旋随机化，且可消除或减少感测自由层210与反铁磁性层214之间的任何耦合效应。感测自由层210到编程自由层220的反平行静磁性耦合可改善两个编程状态之间的感测裕度及电阻比率。所述两个编程状态包括低电阻状态230及高电阻状态沈0。在低电阻状态230中，编程电流由底部针扎层234自旋极化，且切换编程自由层232的磁化以与底部针扎层234的磁化平行。在高电阻状态沈0中，编程电流行进穿过底部针扎层沈8，且由顶部针扎层262自旋极化，且经反射以将编程自由层264切换到与底部针扎层沈6反平行的磁化中。图6说明一个实施例，其中将反铁磁性层314添加到存储器单元堆叠300以有助于针扎底部针扎层310且维持存储器单元的稳定性。如先前所论述，当施加热时，底部针扎层310可具有减小的磁化及自旋极化效率，使得电流可在较小极化的情况下通过底部针扎层310以由顶部针扎层302自旋极化且经反射以切换自由层306。来自较大编程电流的热可减少磁化，且发热层312可进一步减小底部针扎层310的磁化及自旋极化效率。发热层 312还可提供反铁磁性层314与底部针扎层310之间的反铁磁性耦合。在另一实施例中，如图7中所描绘，在存储器单元堆叠350中“合成自由层”352替换了自由层。如本文中所使用，“合成层”指代具有夹于两个铁磁性层(其可具有相反磁化) 之间的非磁性层的结构，如下文所描述。再次参看图7，合成自由层352可包括顶部自由层 358及底部自由层362，其中非磁性层360处于所述两者之间以促进两个自由层358与362 之间的反铁磁性耦合，使得两个自由层358与362的磁化始终为相反的。顶部自由层358 耦合到顶部非磁性层356，且底部自由层362耦合到底部非磁性层364。因此，为了编程存储器单元，编程电流切换自由层358及362两者。因此，在此实施例中，顶部针扎层354的磁化可相反于底部针扎层366的磁化。为了将单元编程到低电阻状态，进入堆叠350的底部的编程电流将由底部针扎层 366自旋极化，且将翻转底部自由层362且接着翻转顶部自由层358。底部自由层362的磁化将相同于底部针扎层366的磁化。为了将单元编程到高电阻状态，将施加大编程电流，且来自大编程电流的增大的热及由发热层368所产生的热将减小底部针扎层366的磁化及自旋极化效率。因此，大编程电流将在低极化的情况下通过底部针扎层366以由顶部针扎层 354自旋极化，所述顶部针扎层354的磁化相反于底部针扎层366的磁化。从顶部针扎层 366所反射的经自旋极化的编程电流将切换顶部自由层358，且接着切换底部自由层362。 底部自由层362的磁化将相反于底部针扎层366的磁化。另外，还可将反铁磁性层370添加到存储器单元堆叠350以有助于针扎底部针扎层366且维持存储器单元的稳定性。图8中所说明的本发明的另一实施例包括STT-MRAM单元堆叠400，其中“合成顶部针扎层”402替代了先前所描述的实施例中的顶部针扎层。合成顶部针扎层402可包括第一针扎层404及第二针扎层408，所述两者由非磁性层406分离。非磁性层406促进周围针扎层404与408之间的反铁磁性耦合，且可包含导电非磁性材料，例如，Ru、Ir及Re。因为合成顶部针扎层402的两个针扎层404及408经由非磁性层406耦合，所以两个针扎层 404及408可较少受传入的编程电流影响，且甚至当温度升高时或当自旋极化出现时仍将保持磁化。针扎层404及408因此较不易受自旋极化效应影响，且维持其固定磁化，因此改善存储器单元完整性。还可将反铁磁性层420添加到存储器单元堆叠400以有助于针扎底部针扎层416且维持存储器单元的稳定性。另外，发热层还提供底部针扎层416与反铁磁性层420之间的反铁磁性耦合。图9描绘在存储器单元堆叠450中具有额外MTJ 452的本发明的又一实施例。额外MTJ 452包括感测自由层456及针扎层460，所述两者由非磁性势垒层458分离以隔绝感测自由层456及针扎层460的磁化。感测自由层456静磁性地耦合到自由层468以成反平行，因此改善感测裕度。非磁性层462可将额外MTJ 452与底部单向编程单元堆叠454 分离，所述非磁性层462促进周围针扎层460与464之间的反铁磁性耦合。如应了解，针扎层460、非磁性层462及针扎层464构成合成顶部针扎层465。合成顶部针扎层465为MTJ 452及单向编程单元堆叠4M两者的一部分。如由所属领域的技术人员已知，磁化与层平面垂直的铁磁性层可利用较低编程电流来切换磁化。因此，本发明的另一实施例可包括具有与层平面垂直的磁化的铁磁性层，如图10中所描绘。如本文中所使用，“层平面”指代安置相关联的层的水平平面。STT-MRAM 单元堆叠500包括顶部针扎层502，其由顶部非磁性层504与自由层506分离；及底部针扎层510，其由底部非磁性层508与自由层506分离。所述堆叠可进一步包含发热层512。 顶部针扎层502及底部针扎层510中所说明的单向箭头表示其固定磁化，且与层平面垂直
12地定向。自由层506中所说明的双向箭头表示，自由层506的磁化可视存储器单元是否经选择以编程到低或高电阻状态而切换。如先前所描述，堆叠500的结构使单向编程电流能够在与底部针扎层510平行或反平行的方向上切换自由层506的磁化。另外，归因于所述层的相对于其层平面的垂直磁化，较小编程电流可允许实现所述电阻改变。在其它实施例中，来自图10的自由层506的磁化并非必定要与所述层的平面垂直，如图11中所说明。在另一实施例中，存储器单元堆叠550包含顶部针扎层566及底部针扎层574，其具有与层平面垂直的磁化；及编程自由层570，其具有与所述层平面平行的磁化。此结构可由于编程电流的电子自旋与编程自由层570的磁化之间的相互作用而有助于增大存储器单元的编程速度。编程自由层570的磁化切换需要较少时间。具有感测自由层560的额外MTJ 552可静磁性地耦合到编程自由层570以成反平行，因此改善两个编程状态之间的感测裕度。另外，即使自由层570的磁化与针扎层566及574的磁化之间不存在电阻改变，但由于磁化的方向为垂直的，因此可从额外MTJ 552读取电阻改变。如图12中所描绘，根据本发明的实施例，STT-MRAM单元可布置于实施交叉点架构的阵列中。在架构600中，将整流装置602应用于STT-MRAM单元604。整流装置602可允许实现到选定单元606的电流路径，且通过阻断所述电流路径而隔离未选定单元。在此实施例中，将二极管用作整流装置602，但任何合适整流装置或任何合适偏压机制可用以实现到选定单元606的电流路径，且阻断到未选定单元的电流路径。为了将STT-MRAM单元编程到低电阻状态，将电压Vl施加到连接到选定单元606 的字线608，且将较低电压VO施加到剩余字线。将较低电压VO (低于Vl的电压)施加到连接到选定单元606的位线610，以加正向偏压于选定单元606的整流装置612，且产生流动穿过选定单元606的编程电流II。以Vl (或比VO高的电压)加偏压于剩余位线，以加反向偏压于其它整流装置且阻断到未选定单元的电流。根据本发明技术，此情形使得能够以单向电流将选定STT-MRAM单元606编程到低电阻状态。为了将STT-MRAM单元编程到高电阻状态，将电压V2施加到连接到选定单元606 的字线608。当将选定单元606编程到高电阻状态时，跨越整流装置612及选定单元606所施加的电压V2比Vl大。如先前所论述，此情形可引发穿过选定单元606的较大编程电流 12以将选定单元606编程到高电阻状态。再次以V0(比V2低的电压)加偏压于未选定字线，且以V2(比VO高的电压)加偏压于未选定位线以加反向偏压于其它整流装置，使得未选定单元将不受写入操作干扰。因此，可以单向电流将选定STT-MRAM单元606编程到高电阻状态。虽然本发明可易受各种修改及替代形式影响，但特定实施例已通过图式中的实例而展示且在本文中已详细地描述。然而，应理解，本发明既定不限于所揭示的特定形式。实情为，本发明将涵盖属于如由随后附加的权利要求书所界定的本发明的精神及范围的所有修改、等效物及替代物。
权利要求
1.一种存储器单元，其包含 顶部针扎层；底部针扎层；及自由层，其布置于所述顶部针扎层与所述底部针扎层之间。
2.根据权利要求1所述的存储器单元，其中所述顶部针扎层、所述底部针扎层及所述自由层中的每一者为铁磁性的。
3.根据权利要求1所述的存储器单元，其中所述顶部针扎层及所述底部针扎层在同一方向上经磁化。
4.根据权利要求1所述的存储器单元，其进一步包含顶部非磁性层，其形成于所述顶部针扎层与所述自由层之间；及底部非磁性层，其形成于所述自由层与所述底部针扎层之间。
5.根据权利要求1所述的存储器单元，其进一步包含直接耦合到所述底部针扎层的发执层。
6.根据权利要求5所述的存储器单元，其进一步包含直接耦合到所述发热层的反铁磁性层。
7.根据权利要求1所述的存储器单元，其进一步包含形成于所述顶部针扎层上的磁性隧道结。
8.根据权利要求7所述的存储器单元，其包含布置于所述磁性隧道结与所述顶部针扎层之间的反铁磁性层。
9.根据权利要求7所述的存储器单元，其包含布置于所述磁性隧道结与所述顶部针扎层之间的自旋随机化分离层。
10.根据权利要求7所述的存储器单元，其中所述磁性隧道结静磁性地耦合到所述自由层。
11.根据权利要求7所述的存储器单元，其中所述磁性隧道结包含 感测自由层；感测针扎层；及非磁性势垒层，其安置于所述感测自由层与所述感测针扎层之间。
12.根据权利要求11所述的存储器单元，其中所述磁性隧道结静磁性地耦合到所述自由层，使得改变所述自由层的磁化将改变所述感测自由层的磁化。
13.根据权利要求1所述的存储器单元，其中所述自由层包含合成自由层。
14.根据权利要求1所述的存储器单元，其中所述顶部针扎层包含合成针扎层。
15.根据权利要求1所述的存储器单元，其中所述顶部针扎层、所述自由层及所述底部针扎层中的每一者为铁磁性的，且其中所述顶部针扎层、所述自由层及所述底部针扎层中的至少一者的磁化是在与层平面垂直的方向上。
16.根据权利要求15所述的存储器单元，其中所述顶部针扎层、所述自由层及所述底部针扎层中的每一者的磁化是在与层平面垂直的方向上。
17.一种包含感测结构的存储器单元，其包含 底部针扎铁磁性层；底部非磁性层，其形成于所述底部针扎铁磁性层上；自由铁磁性层，其形成于所述底部非磁性层上；顶部非磁性层，其形成于所述自由铁磁性层上；及顶部针扎铁磁性层，其形成于所述顶部非磁性层上。
18.根据权利要求17所述的存储器单元，其包含直接形成于所述底部针扎铁磁性层上或下的发热层。
19.根据权利要求17所述的存储器单元，其中所述顶部针扎铁磁性层及所述底部针扎铁磁性层在同一方向上经磁化。
20.根据权利要求17所述的存储器单元，其进一步包含形成于所述顶部针扎层上的磁性隧道结，其中所述磁性隧道结包含感测自由层；非磁性势垒层，其形成于所述感测自由层上或下；及感测针扎层，其形成于所述非磁性势垒层上，且其中所述感测自由层布置于所述感测针扎层与所述顶部针扎铁磁性层之间。
21.根据权利要求20所述的存储器单元，其进一步包含形成于所述顶部针扎铁磁性层与所述感测针扎层之间的非磁性间隔层，其中所述顶部针扎铁磁性层、所述非磁性间隔层及所述感测针扎层形成合成针扎铁磁性层。
22.根据权利要求21所述的存储器单元，其中所述顶部针扎铁磁性层及所述感测针扎层在相反方向上经磁化。
23.根据权利要求17所述的存储器单元，其中所述自由铁磁性层为合成层，所述合成层包含顶部自由铁磁性层；底部自由铁磁性层；及非磁性耦合层，其形成于所述顶部自由铁磁性层与所述底部自由铁磁性层之间。
24.根据权利要求17所述的存储器单元，其中所述顶部针扎铁磁性层为合成层，所述合成层包含上部顶部自由铁磁性层；下部顶部自由铁磁性层；及非磁性耦合层，其形成于所述上部顶部自由铁磁性层与所述下部顶部自由铁磁性层之间。
25.根据权利要求17所述的存储器单元，其中所述顶部针扎铁磁性层、所述自由铁磁性层及所述底部针扎铁磁性层中的至少一者的磁化是在与层平面垂直的方向上。
26.一种存储器单元，其包含顶部针扎铁磁性层；底部针扎铁磁性层；及自由铁磁性层，其布置于所述顶部针扎铁磁性层与所述底部针扎铁磁性层之间，其中所述存储器单元经配置使得来自所述底部针扎铁磁性层的电子对所述自由铁磁性层的自旋力矩效应与来自所述顶部针扎铁磁性层的电子对所述自由铁磁性层的自旋力矩效应相反。
27.根据权利要求沈所述的存储器单元，其中所述顶部针扎铁磁性层的磁化方向与所述底部针扎铁磁性层的磁化方向相同。
28.根据权利要求沈所述的存储器单元，其中所述存储器单元经配置使得当低电流被施加到所述底部针扎铁磁性层时，所述底部针扎铁磁性层的磁化方向将被引发到所述自由铁磁性层上，使得所述自由铁磁性层的磁化方向与所述底部针扎铁磁性层的磁化方向相同。
29.根据权利要求沈所述的存储器单元，其中所述存储器单元经配置使得当高电流被施加到所述底部针扎铁磁性层时，来自所述顶部针扎铁磁性层的反射电流将使所述自由铁磁性层的所述磁化方向与所述顶部针扎铁磁性层的磁化方向相反。
30.根据权利要求沈所述的存储器单元，其中所述存储器单元经配置以当低电流被施加到所述底部针扎铁磁性层时被编程到低电阻状态中，且经配置以当高电流被施加到所述底部针扎铁磁性层时被编程到高电阻状态中。
31.根据权利要求沈所述的存储器单元，其中所述存储器单元经配置以当第一电流在第一方向上被施加穿过所述存储器单元时被编程到低电阻状态中，且经配置以当第二电流在所述第一方向上被施加时被编程到高电阻状态中。
32.—种操作存储器单元的方法，其包含在第一方向上传输第一电流穿过自旋力矩转移磁性随机存取存储器单元，以用第一值对所述存储器单元进行编程；及在所述第一方向上传输第二电流穿过所述自旋力矩转移磁性随机存取存储器单元，以用第二值对所述存储器单元进行编程，其中所述第二值不同于所述第一值。
33.根据权利要求32所述的方法，其中传输所述第一电流包含传输低电流，且其中传输所述第二电流包含传输高电流。
34.根据权利要求33所述的方法，其中传输所述低电流包含传输大约20微安到1毫安的范围中的电流。
35.根据权利要求33所述的方法，其中传输所述高电流包含传输大约50微安到1毫安的范围中的电流。
36.一种操作存储器单元的方法，其包含在第一方向上传输第一电流穿过自旋力矩转移磁性随机存取存储器单元，所述自旋力矩转移磁性随机存取存储器单元具有顶部针扎层、底部针扎层及布置于所述顶部针扎层与所述底部针扎层之间的自由层，其中传输所述第一电流使所述自由层的磁化方向平行于所述顶部针扎层及所述底部针扎层中的每一者的磁化方向；及在所述第一方向上传输第二电流穿过所述自旋力矩转移磁性随机存取存储器单元，其中传输所述第二电流使所述自由层的磁化的方向反平行于所述顶部针扎层及所述底部针扎层中的每一者的磁化方向。
37.根据权利要求36所述的方法，其中传输所述第一电流包含传输低电流，且其中传输所述第二电流包含传输高电流。
38.一种操作存储器单元的方法，其包含在自旋力矩转移磁性随机存取存储器(STT-MRAM)单元阵列中在第一方向上传输第一电流穿过选定STT-MRAM单元的字线及耦合到所述选定STT-MRAM单元的选定整流装置，及在所述STT-MRAM单元阵列中传输比所述第一电流低的电流穿过未选定STT-MRAM单元的字线及耦合到所述未选定STT-MRAM单元的未选定整流装置；传输比所述第一电流低的电流穿过所述选定STT-MRAM单元的位线及所述选定整流装置，及传输比低于所述第一电流的所述电流高的电流穿过所述未选定STT-MRAM单元的位线及所述未选定整流装置，其中加反向偏压于所述未选定整流装置以阻断所述第一电流， 且加正向偏压于所述选定整流装置以使所述第一电流能够将所述选定STT-MRAM单元编程到低电阻状态；在所述第一方向上传输第二电流穿过所述选定STT-MRAM单元的所述字线及所述选定整流装置，及传输比所述第二电流低的电流穿过所述未选定STT-MRAM单元的所述字线及所述未选定整流装置；及传输比所述第二电流低的电流穿过所述选定STT-MRAM单元的所述位线，及传输比低于所述第二电流的所述电流高的电流穿过所述未选定STT-MRAM单元的所述位线及未选定整流装置，其中加反向偏压于所述未选定整流装置以阻断所述第二电流，且加正向偏压于所述选定整流装置以使所述第二电流能够将所述选定STT-MRAM单元编程到高电阻状态。
全文摘要
本发明揭示经配置以单向编程的自旋力矩转移磁性随机存取存储器装置及对所述装置进行编程的方法。所述装置包括存储器单元(50)，所述存储器单元(50)具有两个针扎层(102、110、216、224、310、354、366、408、416、464、472、502、510、566、574)及所述两个针扎层之间的自由层(106、220、358、362、412、468、506、570)。通过利用两个针扎层(102、110、216、224、310、354、366、408、416、464、472、502、510、566、574)，分别来自所述两个针扎层(102、110、216、224、310、354、366、408、416、464、472、502、510、566、574)中的每一者的对所述自由层(106、220、358、362、412、468、506、570)的自旋力矩效应容许以单向电流对所述存储器单元(50)进行编程。
文档编号G11C11/16GK102171765SQ200980138786
公开日2011年8月31日 申请日期2009年9月15日 优先权日2008年9月30日
发明者刘峻, 古尔特杰·桑胡 申请人:美光科技公司