用于读出放大器的低电压电流参考产生器的制造方法
【专利摘要】本发明涉及用于读出放大器的低电压电流参考产生器。公开了具有包括电流镜的读出放大器的非易失性存储设备，该电流镜包括一对电阻器。
【专利说明】用于读出放大器的低电压电流参考产生器
【技术领域】
[0001]公开了一种具有改进的读出放大器(sensing amplifier)的非易失性存储单元(memory cell)。
【背景技术】
[0002]在现有技术中，使用浮置栅极(floating gate)以存储电荷在其上的非易失性半导体存储单元和在半导体衬底中形成的这样的非易失性存储单元的存储阵列(memoryarray)是众所周知的。典型地,这样的浮置栅极存储单元为分离栅极(split gate)类型、或堆叠栅极(stacked gate)类型。
[0003]通常使用读出放大器在浮置栅极存储单元上执行读取操作。出于这个目的的读出放大器在美国专利N0.5, 386, 158 (该“ ’ 158专利”)中被公开，出于所有目的通过引用将其结合到本文中。该’ 158专利公开了使用汲取已知量的电流的参考单元。该’ 158专利依赖于一个电流镜来反射由参考单元汲取的电流和依赖于另一个电流镜来反射由被选择的存储单元汲取的电流。然后比较在每一个电流镜中的电流，并且可以基于哪个电流更大来确定在存储单元中存储的值(例如，O或I)。
[0004]另一个读出放大器在美国专利N0.5，910, 914 (该“ ’ 914专利”)中被公开，出于所有目的通过引用将其结合到本文中。该’914专利公开了用于可以存储多于I比特数据的多级浮置栅极存储单元或MLC的读出电路(sensing circuit)。该专利公开了使用多个参考单元，利用该多个参考单元来确定被存储在存储单元中的值(例如，00、01、10或11)。也以这个方式利用电流镜。
[0005]现有技术的电流镜利用PMOS晶体管。PMOS晶体管的一个特性是如果施加到栅极的电压小于设备的电压阈值(典型地被称作VTH)，那么仅PMOS晶体管能变为“导通”。使用利用PMOS晶体管的电流镜的一个缺点是PMOS晶体管引起Vth下降。这阻碍了设计者用于创建在较低电压处工作的读出放大器的能力。
[0006]现有技术设计的另一个缺点是当栅极晶体管从高到低时(S卩，当PMOS晶体管变为导通时)，PMOS晶体管相对缓慢。这导致整个读出放大器的延迟。
[0007]需要的是使用比现有技术中低的电压源来进行工作的改进的读出电路。
[0008]进一步需要的是改进的读出电路，其中当不处于使用中时可以关闭电压源以节省功率，但是其中一旦电压源恢复变为导通，在没有显著的时间损失的情况下读出电路可以变为可操作的。
【发明内容】
[0009]通过提供一种利用电阻器对代替晶体管对来作为电流镜的读出电路来解决前面提到的问题和需要。使用电阻器对来代替晶体管对能够实现对具有较短启动时间的较低电压源的使用。
[0010]在一个实施例中，将参考单元电流施加到电流镜。将反射的电流耦合到被选择的存储单元。将反射的电流与被选择的存储单元电流进行比较，并且生成读出输出(senseoutput)，其指示存储单元的状态(例如，O或I)并且其与同参考电流相比较的通过被选择的存储单元的电流的相对大小直接相关。
[0011]在另一个实施例中，在电流镜和被选择的存储单元之间添加镜对块(mirror pairblock)。
[0012]通过说明书、权利要求书和所附的图的回顾，本发明的其他目的和特征将变得显而易见。
【专利附图】
【附图说明】
[0013]图1描绘了包括电流镜的读出电路实施例的框图，该电流镜包括一对电阻器；
图2描绘了包括电流镜的另一读出电路实施例的框图，该电流镜包括一对电阻器；
图3描绘了镜对块的实施例；
图4描绘了参考电路的实施例；
图5描绘了参考电路的另一实施例。
【具体实施方式】
[0014]现在将参考图1来描述实施例。读出电路10被示出。电源Vdd被提供给电阻器20和电阻器30。电阻器20被耦合到运算放大器40的一个正端子。电阻器30被耦合到运算放大器40的另一个端子。运算放大器40用作箝位回路(clamp loop)。运算放大器40的输出被耦合到PMOS晶体管70的栅极。PMOS晶体管70的栅极被耦合到电阻器30。PMOS晶体管70的漏极被耦合到存储单元60。电阻器20也被耦合到参考电路50。如所能看到的那样，电阻器20和电阻器30的每个具有第一端子和第二端子。PMOS晶体管70的源极、漏极和栅极也是端子。
[0015]参考电路50将汲取一定量的电流iKEF。通过电阻器20的电流将为iKEF。因为运算放大器40用作箝位回路，所以电阻器20和电阻器30两端的电压降将是相同的，并且因此它们将形成电流镜，并且通过电阻器30的电流也将是iKEF (或其倍数，如果电阻器20和电阻器30的值不相等)。
[0016]在工作中，存储单元60将汲取一定水平的电流is，其取决于被存储在存储单元中的值。例如，如果存储单元60正在存储“0”，那么它可能汲取低量的电流，并且如果存储单元60正在存储“1”，那么其可能汲取高量的电流。
[0017]在这个示例中，如果iKEF > is，则读出输出80将具有相对高的电压。如果iKEF <is，那么读出输出80将具有相对低的电压。因而，如果在存储单元60中存储的值是“0”，那么is将相对低并且iKEF将大于is，这意味着读出输出80将具有表示“I”的高电压。如果在存储单元60中存储的值是“1”，则is将相对高并且iKEF将小于is，这意味着读出输出80将具有表示“O”的低电压。因而，读出输出80是存储单元60中存储的值的反转。可选地，读出输出80可以I禹合到反相器(未不出)，其中该反相器然后将输出一个值，该值直接对应于被存储在存储单元60中的值。
[0018]在这个示例中，因为使用成对的电阻器代替成对的晶体管来创建电流镜，所以Vdd可以是比在使用成对的晶体管的系统中低的电压。这个设计允许Vdd能够在小于1.0V的电压下工作。例如，公开的实施例可以在大约0.9V的最小电压下工作。
[0019]现在将参考图2来描述不同的实施例。读出电路110被示出。电源Vdd被提供给电阻器120和电阻器130。电阻器120被耦合到运算放大器140的正端子。电阻器130耦合到运算放大器140的负端子。运算放大器140用作箝位回路。运算放大器140的输出被耦合到PMOS晶体管170的栅极。PMOS晶体管170的栅极被耦合到电阻器130。PMOS晶体管70的漏极被耦合到镜对块190。镜对存储块190被耦合到存储单元160。读出输出180是读出电路110的输出并且是一个端口，通过该端口可以获得输出。如所能看到的那样，电阻器120和电阻器130每个具有第一端子和第二端子。PMOS晶体管170的源极、漏极和栅极也是端子。
[0020]参考电路150将汲取一定量的电流iKEF。通过电阻器120的电流将为iKEF。因为运算放大器140用作箝位回路，所以电阻器120和电阻器130两端的电压降将是相同的，并且因此它们将形成电流镜，并且通过电阻器130的电流也将是iKEF (或其倍数，取决于电阻器120和电阻器130的值)。
[0021 ] 在工作中，存储单元160将汲取一定水平的电流is，其取决于被存储在存储单元中的值。例如，如果存储单元60正在存储“0”，那么它可能汲取少量的电流，并且如果存储单元60正在存储“1”，那么它可能汲取大量的电流。
[0022]现在将参考图3来描述关于镜对块190的额外的细节。这里，我们再次看到如我们在图2中所看到的电阻器130和PMOS晶体管170。PMOS晶体管170的漏极被耦合到镜对块190的输入。该输入将是电流iKEF。镜对块190包括NMOS晶体管191和NMOS晶体管192，其被配置为电流镜。NMOS晶体管191和NMOS晶体管192的栅极被一起耦合到NMOS晶体管191的栅极，并且NMOS晶体管191和NMOS晶体管192的漏极被耦合到接地。对于NMOS晶体管191和NMOS晶体管192而言，从栅极到漏极的电压降将是相同的，并且因此通过NMOS晶体管192的电流也将是iKEF (或其倍数，取决于NMOS晶体管191和NMOS晶体管192的特性)。
[0023]镜对块190包括PMOS晶体管193和PMOS晶体管194。PMOS晶体管193和PMOS晶体管194的源极被连接到VDD。PMOS晶体管193和PMOS晶体管194的栅极被连接在一起并且被连接到PMOS晶体管193的漏极，其转而连接到NMOS晶体管192的源极。在PMOS晶体管193和PMOS晶体管194中从源极到栅极的结的电压降将是相同的。因此PMOS晶体管193和PMOS晶体管194将用作电流镜，并且通过PMOS晶体管194的电流也将是iKEF (或其倍数，取决于PMOS晶体管193和PMOS晶体管194的特性)。PMOS晶体管194的漏极被耦合到读出输出180，其转而被连接到存储单元160。
[0024]通过读出输出180的电流将是iKEF -1s。如果is > iKEF，那么这个值将是负的，并且读出输出180将检测到低电压(即，“O”)。如果is < iKEF，那么这个值将是正的，并且读出输出180将检测到高电压(S卩，“I”)。因而，读出输出180是存储单元160中存储的值的反转。可选地，读出输出180可以被耦合到反相器(未示出)，其中该反相器然后将输出一个值，该值直接对应于被存储在存储单元160中的值。
[0025]图4示出参考电路的实施例，该参考电路示出为参考电路200。参考电路200可以被用于之前讨论过的参考电路50或50。参考电路200包括运算放大器210。运算放大器210的负节点被连接到生成电压Vkef的电压源(未示出)。Vkef可以是例如0.8伏。运算放大器210的输出被连接到NMOS晶体管的栅极。NMOS晶体管220的漏极是参考电路200的输入。NMOS晶体管220的源极连接到参考存储单元230。
[0026]图5示出参考电路的另一实施例，该参考电路示出为参考电路300。参考电路200可以被用于之前讨论过的参考电路50或50。参考电路300包括反相器310。反相器310的输出被连接到PMOS晶体管320的栅极。PMOS晶体管的源极是参考电路200的输入。PMOS晶体管的漏极被连接到参考存储单元330并且是对反相器310的输入。
[0027]可选地，参考电路50或参考电路150每个可以包括电流源电路。对于本领域中的普通技术人员而言，适合于这个目的的电流源电路的示例是众所周知的。
[0028]本文中对本发明的参考并不意图对任何权利要求或者权利要求术语进行限制，而是相反仅仅参考可能被权利要求书中的一个或多个覆盖的一个或多个特征。以上描述的材料、过程和数字示例仅仅是示例性的，并且不应当被认为是对权利要求书的限制。应当注意的是，如本文所使用的，术语“在...上方”和“在...上”都包含性地包括“直接在...上”(在它们之间没有设置中间材料、元件或空间)和“间接地在...上”(在它们之间设置了中间材料、元件或空间)。同样地，术语“相邻”包括“直接相邻”(在它们之间没有设置中间材料、元件或空间)和“间接相邻”(在它们之间设置了中间材料、元件或空间)。例如，“在衬底上放”形成元件可以包括在它们之间没有中间材料/元件的情况下直接在该衬底上形成该元件，以及在它们之间存在一个或多个中间材料/元件的情况下间接地在该衬底上形成该元件。
【权利要求】
1.一种用于在存储设备中使用的装置，包括: 电流镜，其包括第一电阻器和第二电阻器，所述第一电阻器包括第一端子和第二端子并且所述第二电阻器包括第一端子和第二端子； 电压源，其被耦合到所述第一电阻器的第一端子并且被耦合到所述第二电阻器的第一端子； 参考电路，其被耦合到所述第一电阻器的第二端子； 晶体管，其包括第一端子和第二端子，其中所述晶体管的第一端子被耦合到所述第二电阻器的第二端子； 被选择的存储单元，其被耦合到所述晶体管的第二端子； 其中所述晶体管的第二端子提供指示在所述被选择的存储单元中存储的值的电压。
2.根据权利要求1所述的装置，其中所述电压源提供1.0伏或者更小的电压。
3.根据权利要求1所述的装置，其中所述被选择的存储单元是浮置栅极存储单元。
4.根据权利要求1所述的装置，其中所述参考电路包括参考存储单元。
5.根据权利要求4所述的装置，其中所述参考存储单元是浮置栅极存储单元。
6.根据权利要求4所述的装置，其中所述参考电路包括运算放大器。
7.根据权利要求4所述的装置，其中所述参考电路包括反相器。
8.根据权利要求1所述的装置，其中所述参考电路包括电流源。
9.一种用于在存储设备中使用的装置，包括: 第一电阻器，其中所述第一电阻器的第一端子被耦合到电压源； 参考电路，其被耦合到所述第一电阻器的第二端子； 第二电阻器，其中所述第二电阻器的第一端子被耦合到所述电压源； 运算放大器，其中所述运算放大器的正输入端子被耦合到所述第一电阻器的第二端子并且所述运算放大器的负输入端子被耦合到所述第二电阻器的第二端子； PMOS晶体管，其包括第一端子、第二端子和第三端子，其中所述PMOS晶体管的第一端子被耦合到所述第二电阻器的第二端子并且所述PMOS晶体管的第三端子被耦合到运算放大器的输出； 被选择的存储单元，其被耦合到PMOS晶体管的第二端子； 其中所述PMOS晶体管的漏极提供指示在所述被选择的存储单元中存储的值的电压。
10.根据权利要求9所述的装置，其中所述电压源提供1.0伏或者更小的电压。
11.根据权利要求9所述的装置，其中所述被选择的存储单元是浮置栅极存储单元。
12.根据权利要求9所述的装置，其中所述参考电路包括参考存储单元。
13.根据权利要求12所述的装置，其中所述参考存储单元是浮置栅极存储单元。
14.根据权利要求12所述的装置，其中所述参考电路包括运算放大器。
15.根据权利要求12所述的装置，其中所述参考电路包括反相器。
16.根据权利要求9所述的装置，其中所述参考电路包括电流源。
17.一种用于在存储设备中使用的装置，包括: 第一电阻器，其中所述第一电阻器的第一端子被耦合到电压源； 参考电路，其被耦合到所述第一电阻器的第二端子； 第二电阻器，其中所述第二电阻器的第一端子被耦合到所述电压源；运算放大器，其中所述运算放大器的正输入端子被耦合到所述第一电阻器的第二端子并且所述运算放大器的负输入端子被耦合到所述第二电阻器的第二端子； PMOS晶体管，其中所述PMOS晶体管的第一端子被耦合到所述第二电阻器的第二端子并且所述PMOS晶体管的第三端子被耦合到所述运算放大器的输出； 镜对块，其包括第一端子和第二端子，其中所述镜对块的所述第一端子被耦合到所述PMOS晶体管的第二端子并且所述镜对块的第二端子被耦合到被选择的存储单元； 输出端口，其被耦合到所述镜对块的第二端子，其提供指示在所述被选择的存储单元中存储的值的电压。
18.根据权利要求17所述的装置，其中所述电压源提供1.0伏或者更小的电压。
19.根据权利要求17所述的装置，其中所述被选择的存储单元是浮置栅极存储单元。
20.根据权利要求17所述的装置，其中所述参考电路包括参考存储单元。
21.根据权利要求20所述的装置，其中所述参考存储单元是浮置栅极存储单元。
22.根据权利要求20所述的装置，其中所述参考电路包括运算放大器。
23.根据权利要求20所述的装置，其中所述参考电路包括反相器。
24.根据权利要求17所述 的装置，其中所述参考电路包括电流源。
【文档编号】G11C16/26GK103794252SQ201210419802
【公开日】2014年5月14日 申请日期:2012年10月29日 优先权日:2012年10月29日
【发明者】周耀, 钱晓州, 林光明 申请人:硅存储技术公司