1.一种非易失性半导体存储器件，包括：
存储器垫，其包括具有可变电阻元件的存储单元；
写入驱动器，其将写入电流施加到所述存储单元，在写入中所述写入电流沿着第一电流方向和与所述第一电流方向相反的第二电流方向中的一者流动；以及
读取驱动器，其将验证读取电流施加到所述存储单元，在写入之后的验证读取中在所述写入电流沿着所述第一电流方向流动的情况下所述验证读取电流沿着所述第一电流方向流动，在所述验证读取中在所述写入电流沿着所述第二电流方向流动的情况下所述验证读取电流沿着所述第二电流方向流动。
2.根据权利要求1所述的器件，其中
所述写入驱动器将所述写入电流施加到所述存储单元，在将第一逻辑值写入所述存储单元时所述写入电流沿着所述第一电流方向流动，并且在将第二逻辑值写入所述存储单元时所述写入电流沿着所述第二电流方向流动，以及
在所述第一逻辑值被写入所述存储单元之后的验证读取中所述验证读取电流沿着所述第一电流方向流动，并且在所述第二逻辑值被写入所述存储单元之后的验证读取中所述验证读取电流沿着所述第二电流方向流动。
3.根据权利要求2所述的器件，其中所述读取驱动器将正常读取电流施加到所述存储单元，在正常读取中所述正常读取电流沿着所述第一电流方向流动。
4.根据权利要求3所述的器件，其中所述读取驱动器包括电压控制电路，所述电压控制电路执行控制以使得所述验证读取电流变得大于所述正常读取电流。
5.根据权利要求3所述的器件，其中所述读取驱动器包括计时控制电路，所述计时控制电路执行控制以使得验证读取时间变得短于正常读取时间。
6.根据权利要求1所述的器件，其中所述写入驱动器包括电连接到所述存储单元的电流路径的一端的第一写入驱动器，以及电连接到所述电流路径的另一端的第二写入驱动器。
7.根据权利要求1所述的器件，其中所述读取驱动器包括电连接到所述存储单元的电流路径的一端的第一读出放大器，以及电连接到所述电流路径的另一端的第二读出放大器。
8.根据权利要求1所述的器件，其中所述可变电阻元件包括根据磁化方向改变电阻的磁阻元件。
9.一种非易失性半导体存储器件，包括：
存储器垫，其包括具有可变电阻元件的存储单元，所述可变电阻元件包括第一铁磁层、第二铁磁层、以及位于所述第一铁磁层与所述第二铁磁层之间的非磁性层；
写入驱动器，其将写入电流施加到所述存储单元，在将第一逻辑值写入所述存储单元时，所述写入电流沿着第一电流方向流动，并且在所述写入中在将电阻低于所述第一逻辑值的电阻的第二逻辑值写入所述存储单元时，所述写入电流沿着与所述第一电流方向相反的第二电流方向流动到所述存储单元；以及
读取驱动器，其将破裂检测读取电流施加到所述存储单元，所述破裂检测读取电流在所述第一逻辑值被写入所述存储单元之后的破裂检测读取中沿着所述第一电流方向流动，并且，所述读取驱动器在将所述第二逻辑值写入所述存储单元之后不执行破裂检测读取，所述读取驱动器包括读出放大器和第一晶体管，所述读出放大器电连接到所述存储单元的电流路径的一端，所述读出放大器与所述存储单元之间的电流经由所述第一晶体管流动，其中
在正常读取中，第一电压被施加到所述第一晶体管的栅极，并且
在破裂检测读取中，高于所述第一电压的第二电压被施加到所述第一晶体管的栅极。
10.根据权利要求9所述的器件，其中所述读取驱动器将正常读取电流施加到所述存储单元，并且在正常读取中所述正常读取电流沿着所述第一电流方向流动。
11.根据权利要求10所述的器件，其中破裂检测读取中的基准电阻低于正常读取中的基准电阻。
12.根据权利要求10所述的器件，其中所述读取驱动器包括电压控制电路，所述电压控制电路执行控制以使得所述破裂检测读取电流变得大于所述正常读取电流。
13.根据权利要求10所述的器件，其中所述读取驱动器包括计时控制电路，所述计时控制电路执行控制以使得破裂检测读取时间变得短于正常读取时间。
14.根据权利要求9所述的器件，其中所述写入驱动器包括电连接到所述存储单元的电流路径的一端的第一写入驱动器，以及电连接到所述电流路径的另一端的第二写入驱动器。
15.根据权利要求9所述的器件，其中所述可变电阻元件包括根据磁化方向改变电阻的磁阻元件。
16.根据权利要求9所述的器件，还包括修复破裂的所述存储单元的一维修复区域。