技术特征：
1.一种感测电路，包括：电源输入端；输入节点、感测节点和输出节点；预充电电路，耦接在所述电源输入端和所述感测节点之间；隔断单元，耦接在所述感测节点和所述输入节点之间；以及输出单元，耦接到所述感测节点，并且配置为根据所述感测节点的电压而在所述输出节点输出第一输出信号，其中，当所述感测节点的电压小于设定阈值电平时，所述第一输出信号为第一逻辑电平，当所述感测节点的电压大于或等于所述设定阈值电平时，所述第一输出信号为第二逻辑电平，并且所述隔断单元响应于所述第一输出信号为所述第一逻辑电平而截止，并且所述隔断单元响应于所述第一输出信号为所述第二逻辑电平而导通。2.如权利要求1所述的感测电路，进一步包括反相器，与所述输出单元耦接以在所述反相器的输出端处输出与所述第一输出信号相反的第二输出信号。3.如权利要求2所述的感测电路，其中，所述隔断单元包括第一NMOS晶体管，其中，所述第一NMOS晶体管的漏极与所述感测节点耦接，所述第一NMOS晶体管的源极与所述输入节点耦接，所述第一NMOS晶体管的栅极接收所述第二输出信号或与之对应的控制信号。4.如权利要求3所述的感测电路，其中，所述隔断单元还包括第一PMOS晶体管，其中，所述第一PMOS晶体管的源极与所述感测节点耦接，所述第一PMOS晶体管的漏极与所述输入节点耦接，所述第一PMOS晶体管的栅极接收所述第一输出信号或与之对应的控制信号。5.如权利要求1-4的任一项所述的感测电路，还包括在所述感测节点和所述隔断单元之间设置的单向导通电路，其中，所述单向导通电路具有与感测节点耦接的输入端以及与所述隔断单元耦接的输出端。6.如权利要求1-4的任一项所述的感测电路，还包括钳位电路，其设置在所述输入节点和所述隔断单元之间，配置为根据施加至其上的钳位信号而导通或截止。7.如权利要求1-4的任一项所述的感测电路，还包括周期信号生成电路，其用于生成周期信号，并且耦接到所述感测节点。8.一种存储装置，包括：如权利要求1-7的任一项所述的感测电路；以及存储阵列，包括由多个存储单元构成的多个行和多个列，所述多个列中的一列的第一端与所述感测电路的输入节点耦接，该列的第二端与源线耦接，所述多个行的每行中的存储单元的控制栅极耦接到相应字线。9.一种如权利要求8所述的存储装置的操作方法，包括：在第一阶段中，向所述预充电电路施加为第一预充电平的预充信号以使得所述预充电电路导通，初始化所述第一输出信号为所述第二逻辑电平以使得所述隔断单元导通，并且经由所述相应字线向一列存储单元中要检测的存储单元的控制栅极施加第一读取电压，向所述一列中的其他存储单元的控制栅极施加导通电压以使得其他存储单元导通；在第二阶段中，向所述预充电电路施加为第二预充电平的预充信号以使得所述预充电电路截止；在第三阶段中，感测所述第一输出信号的电平。10.如权利要求9所述的方法，其中，响应于在所述要检测的存储单元在所述读取电压下导通，所述感测节点的电压在所述第二阶段中下降，并且在所述第三阶段中，所述感测节点的电压下降到小于所述设定阈值电平，所述第一输出信号为所述第一逻辑电平。