技术领域本发明涉及智能卡领域，特别是涉及一种大容量SIM(用户身份识别卡)卡装置。本发明还涉及一种用于SIM卡的ECC纠错模块。
背景技术：
大容量SIM卡主要是由运营商倡导的，旨在为用户提供更丰富的增值服务，如移动支付，媒体下载，预装应用软件以及信息管理等等。随着智能手机的广泛应用，运营商希望通过大容量SIM卡为用户提供更丰富的增值服务。NandFlash(与非型闪存)以其大容量和低价格等优势成为大容量SIM卡设计方案的首选。大容量SIM卡的大容量主要体现在NandFlash。NandFlash技术在最近几年里得到了迅猛的发展，由1bit(比特)单元的SLC(SingleLevelCell单层式存储)技术发展到了2bit单元甚至3bit单元的MLC(MultiLevelCell多层式存储)技术，同时其生产工艺也不断进步。随着技术的发展，NandFlash容量的不断增大，单位容量的成本越来越低，应用NandFlash的领域也越来越多。目前2bit单元和3bit单元的NandFlash使用最为广泛，但是这种类型的NandFlash可靠性比较差，据统计，采用MLCNandFlash闪存存取数据的误码率大概为10-5，为保证读取数据的准确性，ECC(ErrorCorrectCode错误检查和纠正)纠错算法必不可少。目前主流的ECC实现都是采用BCH(Bose、Ray-Chaudhuri与Hocquenghem的缩写，一种纠错码)算法实现。BCH算法主要由三个串行模块构成：接收码字计算伴随式模块；利用迭代算法确定错误位置多项式模块以及钱搜索确定错误值模块。设计人员通常根据不同的需求和设计特点，选择不同的设计方案。大容量SIM卡项目需要支持512Gbit片外NandFlash，ECC纠错能力需达到每1Kbyte(字节)数据支持24bit以上纠错。但SIM卡芯片本身是低成本芯片，而且受面积制约，因此，在大容量SIM卡项目中，需要面积小且纠错性能高兼具的ECC设计方案。
技术实现要素：
本发明要解决的技术问题是提供一种SIM卡装置，能使SIM卡性能和面积资源达到最佳匹配，有效减小芯片面积；为此，本发明还要提供一种用于SIM卡的ECC纠错模块。为解决上述技术问题，本发明的SIM卡装置，包括：一NandFlash控制器，与所述NandFlash控制器相连接的一数据缓存模块；所述NandFlash控制器，包括：一NandFlashECC接口控制器，与所述NandFlashECC接口控制器相连接的ECC纠错模块；所述ECC纠错模块，包括一伴随式计算模块、一BM(伯利坎普-梅西迭代算法)迭代模块和一错误位置计算模块；所述NandFlashECC接口控制器，用于实现AHB(高级高性能总线)总线与片外NandFlash之间以及AHB总线与ECC纠错模块之间的数据交互；所述伴随式计算模块，用于计算接收码字的伴随式的系数，以备在计算错误位置多项式的迭代算法中使用；所述BM迭代模块，与所述伴随式计算模块相连接，用于确定求解最终错误位置的错误位置多项式；所述错误位置计算模块，与所述伴BM迭代模块相连接，用于求解错误位置多项式，获得错误位置的值；该错误位置计算模块的时钟频率采用伴随式计算模块和BM迭代模块的倍频时钟；所述数据缓存模块，用于存储每页NandFlash的数据。所述用于SIM卡的ECC纠错模块，包括：一伴随式计算模块、一BM迭代模块和一错误位置计算模块；所述伴随式计算模块，用于计算接收码字的伴随式的系数，以备在计算错误位置多项式的迭代算法中使用；所述BM迭代模块，与所述伴随式计算模块相连接，用于确定求解最终错误位置的错误位置多项式；所述错误位置计算模块，与所述伴BM迭代模块相连接，用于求解错误位置多项式，获得错误位置的值；该错误位置计算模块的时钟频率采用伴随式计算模块和BM迭代模块的倍频时钟。本发明在现有的SIM卡产品中通过增加NandFlash接口控制逻辑(NandFlashECC接口控制器)，ECC纠错模块以及一个片内存储器(即数据缓存模块)组成了一个大容量SIM卡的设计架构。本发明通过对通用的ECC结构进行针对大容量SIM卡产品特点的优化设计，使其性能和芯片面积资源达到最佳的匹配，不仅能够实现现有SIM卡设计的数据吞吐率，而且比传统大容量SIM卡中NandFlashECCBCH串行译码设计减少40％的芯片面积，有效减小了芯片面积。附图说明下面结合附图与具体实施方式对本发明作进一步详细的说明：图1是所述SIM卡装置一实施例结构框图；图2是图1中ECC纠错模块各子模块的流水线示意图。具体实施方式参见图1所示，所述SIM卡装置，包括：一NandFlash控制器，一数据缓存模块，该数据缓存模块与所述NandFlash控制器相连接。所述NandFlash控制器，包括：一NandFlashECC接口控制器，和与所述NandFlashECC接口控制器相连接的ECC纠错模块。所述ECC纠错模块，包括一伴随式计算模块、一BM迭代模块和一错误位置计算模块。所述数据缓存模块，为9K片内(即SIM卡内)SRAM(静态随机存储器)，用于存储每页NandFlash的数据，能满足大容量SIM卡的存储需求和ECC纠错模块的流水线设计需要。所述NandFlash控制器根据错误位置计算模块计算出的错误位置值，完成在存储空间内部的纠错。所述错误位置计算模块是ECC设计方案中最耗费硬件资源和时间的模块，在权衡了整体设计方案的纠错时间和硬件资源的利益之后，针对大容量SIM卡产品特征，所述错误位置计算模块采用了2倍频时钟方案和三路并行钱搜索算法，既节省了一定的硬件资源，同时又减少了纠错时间。钱搜索的译码算法就是一个试根的过程，将每一个值代入错误位置多项式，满足错误位置多项式等于零的就是所求的错误位置。所述ECC纠错模块的纠错原理是由以下三个步骤实现：伴随式计算，BM迭代算法以及并行钱搜索。本发明在原有设计基础上，优化了占用硬件资源最多而且最耗费时间的模块——错误位置计算模块。如果想优化硬件资源，错误位置计算模块可以设计成串行检错模式，这种模式最节省硬件资源，但同时是以牺牲纠错时间为代价的，串行检错模式意味着会将4096个错误位置带入错误位置方程式求根，即纠错速度需要4096个时钟周期。为了加速纠错，钱搜索可以设计成并行纠错方案，但随着并行分支的增加，消耗的硬件资源也成倍增长。根据对大容量SIM卡项目评估，ECC纠错的错误位置计算模块采用六路并行纠错可以满足系统数据吞吐率要求，在具体的设计方案中为了更加优化面积，本发明采取了时钟倍频且并行纠错的方案，即通过提高错误位置计算模块的时钟频率，并用三路并行的纠错方案达到了单倍时钟频率六路并行的纠错速率，同时满足了原设计的数据吞吐率，从而还减小了一半的硬件资源的消耗。所述ECC纠错模块各子模块的流水线可参见图2。本发明比原有设计在纠错速度相同的情况下芯片面积缩减40％，有效的降低了产品的成本，赢得了宝贵的产品竞争力。以上所述仅为本发明的具体实施方式和实施例，本发明保护范围并不局限于此。