1.一种操作半导体存储器件的方法，所述半导体存储器件包括耦接至虚设字线和正常字线的多个单元串，所述方法包括：
通过将第一编程脉冲顺序地施加至选中正常字线来对选中正常存储单元执行第一子编程操作；以及
通过将比第一编程脉冲大的第二编程脉冲顺序地施加至选中正常字线来对选中正常存储单元执行第二子编程操作，
其中，每当第一编程脉冲中的每个第一编程脉冲被施加至选中正常字线时，以与选中正常字线相同的方式来偏置虚设字线中的至少一个虚设字线。
2.如权利要求1所述的方法，其中，每当第二编程脉冲中的每个第二编程脉冲被施加至选中正常字线时，将虚设字线中的所述至少一个虚设字线偏置为比第二编程脉冲低的编程通过脉冲。
3.如权利要求2所述的方法，其中，每当第二编程脉冲中的每个第二编程脉冲被施加至选中正常字线时，将未选中正常字线偏置为所述编程通过脉冲。
4.如权利要求1所述的方法，其中，每当第一编程脉冲中的每个第一编程脉冲被施加至选中正常字线时，将未选中正常字线偏置为比第一编程脉冲低的编程通过脉冲。
5.如权利要求1所述的方法，其中，虚设字线中的所述至少一个虚设字线邻近于选中正常字线。
6.如权利要求1所述的方法，其中，选中正常字线邻近于正常字线中的至少一个正常字线。
7.如权利要求1所述的方法，其中，通过第一阶跃电压来逐渐增大第一编程脉冲，
第二编程脉冲之中的最低编程脉冲比第一编程脉冲之中的最高编程脉冲大第二阶跃电压，以及
第二阶跃电压低于第一阶跃电压。
8.如权利要求7所述的方法，其中，通过第一阶跃电压来逐渐增大第二编程脉冲。
9.如权利要求1所述的方法，其中，执行第一子编程操作包括：
将第一编程脉冲中的一个第一编程脉冲施加至选中正常字线以执行第一子编程操作；
通过将子验证电压施加至选中正常字线来对选中正常存储单元执行第一编程验证来判断选中正常存储单元是否对应于编程通过；以及
重复第一子编程和第一编程验证，直到选中正常存储单元对应于编程通过为止。
10.如权利要求9所述的方法，其中，执行第二子编程操作包括：
将第二编程脉冲中的一个第二编程脉冲施加至选中正常字线；
通过将目标验证电压施加至选中正常字线来对选中正常存储单元执行第二编程验证来判断选中正常存储单元是否对应于编程通过；以及
重复第二子编程和第二编程验证，直到选中正常存储单元对应于编程通过为止，
其中，子验证电压低于目标验证电压。
11.如权利要求1所述的方法，其中，所述多个单元串中的每个单元串包括：
虚设存储单元，耦接至虚设字线；
正常存储单元，耦接至正常字线；以及
漏极选择晶体管，耦接在虚设存储单元与位线之间，
其中，漏极选择晶体管、虚设存储单元和正常存储单元串联耦接。
12.如权利要求1所述的方法，其中，所述多个单元串中的每个单元串包括：
虚设存储单元，耦接至虚设字线；
正常存储单元，耦接至正常字线；以及
源极选择晶体管，耦接在虚设存储单元与公共源极线之间，
其中，源极选择晶体管、虚设存储单元和正常存储单元串联耦接。
13.如权利要求1所述的方法，其中，正常字线被划分为第一正常字线和第二正常字线，以及
其中，所述多个单元串中的每个单元串包括：
第一正常存储单元和第二正常存储单元，所述第一正常存储单元耦接至第一正常字线，所述第二正常存储单元耦接至第二正常字线；
管道晶体管，耦接至管线；以及
虚设存储单元，耦接至虚设字线，
其中，虚设存储单元之中的第一虚设存储单元耦接在第一正常存储单元与管道晶体管之间，以及
虚设存储单元之中的第二虚设存储单元耦接在第二正常存储单元与管道晶体管之间。
14.如权利要求1所述的方法，其中，所述多个单元串中的每个单元串包括：
第一正常存储单元，耦接至第一正常字线；
第二正常存储单元，耦接至第二正常字线；以及
虚设存储单元，耦接至虚设字线，
其中，虚设存储单元中的至少一个虚设存储单元耦接在第一正常存储单元与第二正常存储单元之间。
15.一种操作半导体存储器件的方法，所述半导体存储器件包括耦接至虚设字线和正常字线的多个单元串，所述方法包括：
将第一编程脉冲共同地施加至选中正常字线和虚设字线，直到选中正常存储单元对应于第一编程通过为止；以及
将第二编程脉冲施加至选中正常字线，直到选中正常存储单元对应于第二编程通过为止，
其中，使用子验证电压来判断选中正常存储单元是否对应于第一编程通过，以及
使用比子验证电压大的目标验证电压来判断选中正常存储单元是否对应于第二编程通过。
16.如权利要求15所述的方法，其中，每当第二编程脉冲中的每个第二编程脉冲被施加至选中正常字线时，将虚设字线偏置为比第二编程脉冲低的编程通过脉冲。
17.如权利要求16所述的方法，其中，每当第二编程脉冲中的每个第二编程脉冲被施加至选中正常字线时，将未选中正常字线偏置为所述编程通过脉冲。
18.如权利要求15所述的方法，其中，每当第一编程脉冲中的每个第一编程脉冲被施加至选中正常字线和虚设字线时，将未选中正常字线偏置为比第一编程脉冲低的编程通过脉冲。
19.一种半导体存储器件，包括：
存储单元阵列，包括耦接至虚设字线的虚设存储单元以及耦接至正常字线的正常存储单元；以及
外围电路，在编程操作期间，通过将第一编程脉冲施加至选中正常字线来对选中正 常存储单元执行第一子编程，以及通过将第二编程脉冲施加至选中正常字线来对选中正常存储单元执行第二子编程，
其中，在第一子编程中的每个第一子编程期间，外围电路以与选中正常字线相同的方式来控制选中虚设字线的电压。
20.如权利要求19所述的半导体存储器件，其中，在第二子编程中的每个第二子编程期间，外围电路以与正常字线之中的未选中正常字线相同的方式来控制选中虚设字线的电压。