本发明涉及一种存储器胞及存储器阵列，且特别涉及一种用于物理不可复制技术(physicallyunclonablefunction，简称puf技术)的一次编程存储器胞与存储器阵列以及相关随机码产生方法。
背景技术：
：：物理不可复制技术(physicallyunclonablefunction，简称puf技术)是一种创新的方式用来保护半导体芯片内部的数据，防止半导体芯片的内部数据被窃取。根据puf技术，半导体芯片能够提供一随机码(randomcode)。此随机码可作为半导体芯片(semiconductorchip)上特有的身份码(idcode)，用来保护内部的数据。一般来说，puf技术是利用半导体芯片的制造变异(manufacturingvariation)来获得独特的随机码。此制造变异包括半导体的工艺变异(processvariation)。亦即，就算有精确的工艺步骤可以制作出半导体芯片，但是其随机码几乎不可能被复制(duplicate)。因此，具有puf技术的半导体芯片通常被运用于高安全防护的应用(applicationswithhighsecurityrequirements)。技术实现要素：本发明的主要目的在于提出一种用于物理不可复制技术的一次编程存储器胞与存储器阵列以及相关随机码产生方法。利用半导体的制造变异所设计出的一次编程(otp)存储器胞与存储器胞阵列，在编程动作进行后，即具有独特的随机码。本发明涉及一种一次编程存储器胞，包括：一选择电路，连接至一位线与一字线；一第一反熔丝存储电路，连接至一第一反熔丝控制线与该选择电路；以及一第二反熔丝存储电路，连接至一第二反熔丝控制线与该选择电路；其中，在一编程动作时，提供一选择电压至该字线，提供一接地电压至该位线，提供一编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该选择电路提供该接地电压至该第一反熔丝存储电路与该第二反熔丝存储电路，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在一读取动作时，提供该选择电压至该字线，提供该接地电压至该位线，提供一读取电压至该第一反熔丝控制线，提供该接地电压至该第二反熔丝控制线，使得该第一反熔丝存储电路产生一第一读取电流至该位线，用以确认该第一反熔丝存储电路为一第一存储状态或者一第二存储状态，并据以作为一物理不可复制技术中一随机码内的一个位。本发明涉及一种一次编程存储器胞，包括：一选择电路，连接至一位线、一反相位线与一字线；一隔离电路，连接至一隔离控制线；一第一反熔丝存储电路，连接至一第一反熔丝控制线、该隔离电路与该选择电路；以及一第二反熔丝存储电路，连接于一第二反熔丝控制线、该隔离电路与该选择电路；其中，在一编程动作时，提供一选择电压至该字线，提供一接地电压至该位线与该反相位线，提供一导通电压至该隔离控制线，提供一编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该隔离电路连接该第一反熔丝存储电路与该第二反熔丝存储电路，该选择电路提供该接地电压至该第一反熔丝存储电路与该第二反熔丝存储电路，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在一读取动作时，提供该选择电压至该字线，提供该接地电压至该位线以及该反相位线，提供一读取电压至该第一反熔丝控制线与该第二反熔丝控制线，提供一未导通电压至该隔离控制线，使得该第一反熔丝存储电路产生一第一读取电流至位线，该第二反熔丝存储电路产生一第二读取电流至该反相位线，并据以决定一物理不可复制技术中一随机码内的一个位。本发明涉及一种一次编程存储器胞，包括：一第一反熔丝晶体管，具有一第一漏源端连接至一位线，一栅极连接于一第一反熔丝控制线，其中该第一反熔丝晶体管的该栅极具有一栅极氧化层，且该第一反熔丝晶体管的该栅极氧化层中一第一区域的厚度小于一第二区域的厚度；以及一第二反熔丝晶体管，具有一第一漏源端连接至该第一反熔丝晶体管的一第二漏源端，一栅极连接于一第二反熔丝控制端，一第二漏源端连接至该位线，其中该第二反熔丝晶体管的该栅极具有一栅极氧化层，且该第二反熔丝晶体管的该栅极氧化层中一第三区域的厚度小于一第四区域的厚度；其中，在一编程动作时，提供一接地电压至该位线，提供一编程电压至该第一反熔丝控制线与该第二反熔丝控制线，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在一读取动作时，提供该接地电压至该位线，提供一读取电压至该第一反熔丝控制线，提供该接地电压至该第二反熔丝控制线，使得该第一反熔丝存储电路产生一第一读取电流至该位线，用以确认该第一反熔丝存储电路为一第一存储状态或者一第二存储状态，并据以决定一物理不可复制技术中一随机码内的一个位。本发明涉及一种一次编程存储器胞，包括：一第一反熔丝晶体管，具有一第一漏源端连接至一位线，一栅极连接于一第一反熔丝控制线，其中该第一反熔丝晶体管的该栅极具有一栅极氧化层，且该第一反熔丝晶体管的该栅极氧化层中一第一区域的厚度小于一第二区域的厚度；一隔离晶体管，具有一第一漏源端连接至该第一反熔丝晶体管的一第二漏源端，一栅极连接于一隔离控制线；以及一第二反熔丝晶体管，具有一第一漏源端连接至该隔离晶体管的一第二漏源端，一栅极连接于一第二反熔丝控制端，一第二漏源端连接至一反相位线，其中该第二反熔丝晶体管的该栅极具有一栅极氧化层，且该第二反熔丝晶体管的该栅极氧化层中一第三区域的厚度小于一第四区域的厚度；其中，在一编程动作时，提供一接地电压至该位线与该反相位线，提供一导通电压至该隔离控制线，提供一编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该隔离晶体管连接该第一反熔丝晶体管与该第二反熔丝晶体管，使得该第一反熔丝晶体管与该第二反熔丝晶体管承受该编程电压，并使得该第一反熔丝晶体管与该第二反熔丝晶体管其中之一改变其存储状态；其中，在一读取动作时，提供该接地电压至该位线以及该反相位线，提供一读取电压至该第一反熔丝控制线与该第二反熔丝控制线，提供一未导通电压至该隔离控制线，使得该第一反熔丝晶体管产生一第一读取电流至位线，该第二反熔丝晶体管产生一第二读取电流至该反相位线，并据以决定一物理不可复制技术中一随机码内的一个位。本发明涉及一种存储器阵列结构，连接至一第一位线、一第一字线、一第一反熔丝控制线与一第二反熔丝控制线，该存储器阵列结构包括一第一一次编程存储器胞与一第二一次编程存储器胞：该第一一次编程存储器胞，包括：一第一选择电路，连接至该第一位线与该第一字线；一第一反熔丝存储电路，连接至该第一反熔丝控制线与该第一选择电路；以及一第二反熔丝存储电路，连接至该第二反熔丝控制线与该第一选择电路；该第二一次编程存储器胞，包括：一第二选择电路，连接至该第一位线与一第二字线；一第三反熔丝存储电路，连接至一第三反熔丝控制线与该第二选择电路；以及一第四反熔丝存储电路，连接至一第四反熔丝控制线与该第二选择电路；其中，在一编程动作时，提供一选择电压至该第一字线，提供一接地电压至该第一位线，提供一编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该第一选择电路提供该接地电压至该第一反熔丝存储电路与该第二反熔丝存储电路，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在一读取动作时，提供该选择电压至该第一字线，提供该接地电压至该第一位线，提供一读取电压至该第一反熔丝控制线，提供该接地电压至该第二反熔丝控制线，使得该第一反熔丝存储电路产生一第一读取电流至该第一位线，用以确认该第一反熔丝存储电路为一第一存储状态或者一第二存储状态，并据以作为一物理不可复制技术中一随机码内的一个位。本发明涉及一种存储器阵列结构，连接至一第一位线、一第一反相位线、一第一字线、一第一隔离线、一第一反熔丝控制线与一第二反熔丝控制线，该存储器阵列结构包括一第一一次编程存储器胞与一第二一次编程存储器胞：该第一一次编程存储器胞，包括：一第一选择电路，连接至该第一位线、该第一反相位线与该第一字线；一第一隔离电路，连接至该第一隔离控制线；一第一反熔丝存储电路，连接至该第一反熔丝控制线、该第一隔离电路与该第一选择电路；以及一第二反熔丝存储电路，连接于该第二反熔丝控制线、该第一隔离电路与该第一选择电路；该第二一次编程存储器胞，包括：一第二选择电路，连接至该第一位线、该第一反相位线与一第二字线；一第二隔离电路，连接至一第二隔离控制线；一第三反熔丝存储电路，连接至一第三反熔丝控制线、该第二隔离电路与该第二选择电路；以及一第四反熔丝存储电路，连接于一第四反熔丝控制线、该第二隔离电路与该第二选择电路；其中，在一编程动作时，提供一选择电压至该第一字线，提供一接地电压至该第一位线与该第一反相位线，提供一导通电压至该第一隔离控制线，提供一编程电压至该第一反熔丝控制线与该第二反熔丝控制线，该第一隔离电路连接该第一反熔丝存储电路与该第二反熔丝存储电路，该第一选择电路提供该接地电压至该第一反熔丝存储电路与该第二反熔丝存储电路，使得该第一反熔丝存储电路与该第二反熔丝存储电路承受该编程电压，并使得该第一反熔丝存储电路与该第二反熔丝存储电路其中之一改变其存储状态；其中，在一读取动作时，提供该选择电压至该第一字线，提供该接地电压至该第一位线以及该第一反相位线，提供一读取电压至该第一反熔丝控制线与该第二反熔丝控制线，提供一未导通电压至该第一隔离控制线，使得该第一反熔丝存储电路产生一第一读取电流至第一位线，该第二反熔丝存储电路产生一第二读取电流至该第一反相位线，并据以决定一物理不可复制技术中一随机码内的一个位。本发明涉及一种随机码的产生方法，包括下列步骤：提供一非易失性存储器胞，该非易失性存储器胞中至少包括二反熔丝存储电路；同时提供一预定电压至该至少二反熔丝存储电路，用以编程该非易失性存储器胞；记录该非易失性存储器胞中该至少二反熔丝存储电路所对应的破裂状态；以及根据该破裂状态产生一随机码。为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：附图说明图1a所绘示为本发明第一实施例otp存储器胞的俯视图。图1b为本发明第一实施例otp存储器胞沿着aa’方向的剖面图。图1c为本发明第一实施例otp存储器胞的等效电路图。图2a至图2c所绘示为本发明第一实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。图3a所绘示为本发明第一实施例otp存储器胞所组成的阵列结构的俯视图。图3b为为阵列结构的等效电路图。图4a至图4c所绘示为本发明第一实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。图5a所绘示为本发明第二实施例otp存储器胞的俯视图。图5b为本发明第二实施例otp存储器胞的等效电路图。图6a至图6b所绘示为本发明第二实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。图7a所绘示为本发明第二实施例otp存储器胞所组成的阵列结构的等效电路图。图7b至图7c所绘示为本发明第二实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。图8a所绘示为本发明第三实施例为otp存储器胞的俯视图。图8b为本发明第三实施例otp存储器胞沿着aa’方向的剖面图。图8c为本发明第三实施例otp存储器胞的等效电路图。图9a至图9c所绘示为本发明第三实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。图10a所绘示为本发明第三实施例otp存储器胞所组成的阵列结构的等效电路图。图10b至第10d图所绘示为本发明第三实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。图11a所绘示为本发明第四实施例为otp存储器胞的俯视图。图11b为本发明第四实施例otp存储器胞的等效电路图。图12a至图12b所绘示为本发明第四实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。图13a所绘示为本发明第四实施例otp存储器胞所组成的阵列结构的等效电路图。图13b至图13c所绘示为本发明第四实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。图14a所绘示为本发明第五实施例otp存储器胞的俯视图。图14b为本发明第五实施例otp存储器胞沿着aa’方向的剖面图。图14c为本发明第五实施例otp存储器胞的等效电路图。图15a至图15c所绘示为本发明第五实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。图16a所绘示为本发明第五实施例otp存储器胞所组成的阵列结构的等效电路图。图16b至图16d所绘示为本发明第五实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。图17a所绘示为本发明第六实施例otp存储器胞的俯视图。图17b为本发明第六实施例otp存储器胞的等效电路图。图18a至图18b所绘示为本发明第六实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。图19a所绘示为本发明第六实施例otp存储器胞所组成的阵列结构的等效电路图。图19b至图19c所绘示为本发明第六实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。图20a所绘示为本发明第七实施例otp存储器胞的俯视图。图20b为本发明第七实施例otp存储器胞沿着aa’方向的剖面图。图20c为本发明第七实施例otp存储器胞的等效电路图。图21a至图21c所绘示为本发明第七实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。图22a所绘示为本发明第七实施例otp存储器胞所组成的阵列结构的等效电路图。图22b至图22d所绘示为本发明第七实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。图23a所绘示为本发明第八实施例otp存储器胞的俯视图。图23b为本发明第八实施例otp存储器胞的等效电路图。图24a至图24e所绘示为本发明第八实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。图25a所绘示为本发明第八实施例otp存储器胞所组成的阵列结构的等效电路图。图25b图至图25f所绘示为本发明第八实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。图26所绘示为第一种类型的otp存储器胞。图27所绘示为第二种类型的otp存储器胞。【符号说明】110、120、130、140、150：掺杂区115、125、135、145：栅极152：栅极氧化层160、170：金属层210、220、230、240、250、260：掺杂区215、225、235、245、255：栅极270、272、274：金属层310、320、330：掺杂区315、325：栅极352、352a：栅极氧化层360：金属层410、420、430、440：掺杂区415、425、435：栅极452a：栅极氧化层460、462：金属层510、520、530、540、550、560、570：掺杂区515、525、535、545、555、565：栅极572、574：金属层580：栅极氧化层610、620、630、640、650、660、670、680：掺杂区615、625、635、645、655、665、675：栅极692、694、696、698：金属层710、720：掺杂区715、725、735：栅极730：栅极氧化层740：金属层810、820、830：掺杂区812、814、816、822、824、826：栅极840、842：金属层900、910：选择电路902、912：第一反熔丝存储电路904、914：第二反熔丝存储电路916：隔离电路具体实施方式众所周知，非易失性存储器在断电之后仍旧可以保存其数据内容。非易失性存储器中的一次编程存储器(onetimeprogrammingmemory，简称otp存储器)仅可以让使用者编程一次，一旦otp存储器编程完成之后，其存储数据将无法修改。otp存储器根据其特性可区分为熔丝型(fusetype)otp存储器与反熔丝型(antifuse-type)otp存储器。反熔丝型otp存储器胞(memorycell)尚未进行编程(program)时，其为高电阻值的存储状态；而进行编程之后的存储器胞，其具备低电阻值的存储状态。本发明属于一种反熔丝型otp存储器胞，以下详细介绍。第一实施例请参照图1a，其所绘示为本发明第一实施例一次编程存储器胞(以下简称为otp存储器胞)的俯视图。图1b为本发明第一实施例otp存储器胞沿着aa’方向的剖面图。图1c为本发明第一实施例otp存储器胞的等效电路图。如图1a与图1b所示，otp存储器胞c1制作于p型井区(p-well)pw。p型井区pw的表面具有一栅极氧化层(gateoxidelayer)152。在进行蚀刻工艺(etchingprocess)并在栅极氧化层152上形成开口(openig)后，可在p型井区pw的表面下方形成第一掺杂区110、第二掺杂区120、第三掺杂区130、第四掺杂区140、第五掺杂区150。其中，上述五个掺杂区110、120、130、140、150为n型掺杂区。本发明的第一实施例将otp存储器胞c1制作于p型井区pw，然而在此领域的技术人员也可以将otp存储器胞c1制作于n型井区(n-well)，而五个掺杂区为p型掺杂区，也可以实现本发明。第一栅极115形成于第一掺杂区110与第二掺杂区120之间的栅极氧化层152上方，第一栅极115连接至otp存储器胞c1的字线(wordline)wl。第二栅极125形成于第二掺杂区120与第三掺杂区130之间的栅极氧化层152上方，第二栅极125连接至otp存储器胞c1的第一反熔丝控制线(antifusecontrolline)af1。第三栅极135形成于第三掺杂区130与第四掺杂区140之间的栅极氧化层152上方，第三栅极135连接至otp存储器胞c1的第二反熔丝控制线af2。第四栅极145形成于第四掺杂区140与第五掺杂区150之间的栅极氧化层152上方，第四栅极145连接至otp存储器胞c1的字线(wl)。再者，上述四个栅极115、125、135、145为多晶硅栅极(poly-silicongte)或者金属栅极(metalgate)。另外，第一金属层160位于四个栅极115、125、135、145的上方，经由二个穿透洞(via)连接至第一掺杂区110与第五掺杂区150，第一金属层160作为otp存储器胞c1的位线(bitline)bl。再者，第二金属层170连接于第一栅极115与第四栅极145。如图1c所示，第一掺杂区110、第二掺杂区120与第一栅极115形成第一选择晶体管(selecttransistor)s1；第二掺杂区120、第三掺杂区130与第二栅极125形成第一反熔丝晶体管(antifusetransistor)a1；第三掺杂区130、第四掺杂区140与第三栅极135形成第二反熔丝晶体管a2；第四掺杂区140、第五掺杂区150与第四栅极145形成第二选择晶体管s2。再者，第一选择晶体管s1的第一漏源端(drain/sourceterminal)连接至位线bl，第一选择晶体管s1的栅极端(gateterminal)连接至字线wl；第一反熔丝晶体管a1的第一漏源端连接至第一选择晶体管s1的第二漏源端，第一反熔丝晶体管a1的栅极端连接至第一反熔丝控制线af1；第二反熔丝晶体管a2的第一漏源端连接至第一反熔丝晶体管a1的第二漏源端，第二反熔丝晶体管a2的栅极端连接至第二反熔丝控制线af2；第二选择晶体管s2的第一漏源端连接至第二反熔丝晶体管a2的第二漏源端，第二选择晶体管s2的栅极端连接至字线wl，第二选择晶体管s2的第二漏源端连接至位线bl。根据本发明的第一实施例，otp存储器胞c1中有二个存储电路，即第一反熔丝晶体管a1与第二反熔丝晶体管a2。当otp存储器胞c1进行编程动作时，第一反熔丝晶体管a1与第二反熔丝晶体管a2会同时承受高电压(voltagestress)，并使得第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层152破裂(rupture)而改变存储状态。在进行读取动作时，依序读取第一反熔丝晶体管a1与第二反熔丝晶体管a2的存储状态，并以第一反熔丝晶体管a1的存储状态做为puf技术的随机码。另外，此处所谓的存储状态代表反熔丝晶体管的破裂状态(rupturedcondition)。举例来说，第一存储状态代表反熔丝晶体管的栅极氧化层已破裂；第二存储状态代表反熔丝晶体管的栅极氧化层未破裂。请参照图2a至图2c，其所绘示为本发明第一实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。如图2a所示，在编程动作时，提供接地电压(0v)至位线bl，提供选择电压(selectvoltage)vdd至字线wl，并同时提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2。其中，选择电压vdd约为0.75v～3.6v，编程电压vpp约为3.6v～11v。当字线wl接收选择电压vdd，位线bl接收接地电压时，第一选择晶体管s1与第二选择晶体管s2开启，使得第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。由于编程电压vpp已超过栅极氧化层的耐压范围，所以第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。由于otp存储器胞c1的制造变异，在编程动作时，并无法预测otp存储器胞c1中哪个反熔丝晶体管的栅极氧化层会破裂，因此本发明的otp存储器胞c1可运用于puf技术。举例来说，如图2a所示的otp存储器胞c1，在编程动作时，第一反熔丝晶体管a1的栅极氧化层破裂，而第二反熔丝晶体管a2的栅极氧化层未破裂。也就是说，被编程后的反熔丝晶体管，其破裂状态是因为制造变异所造成。再者，当otp存储器胞c1编程动作完成后，可进行二次读取动作来确认二个存储电路中的存储状态。如图2b所示，在第一次读取动作时，提供接地电压(0v)至位线bl，提供选择电压(selectvoltage)vdd至字线wl，并同时提供读取电压vr至第一反熔丝控制线af1，提供接地电压(0v)至第二反熔丝控制线af2。其中，读取电压vr约为0.75v～3.6v。由于第一反熔丝晶体管a1的栅极氧化层已经破裂，因此在位线bl上接收到大数值的第一读取电流ir1，并据以判定第一反熔丝晶体管a1(第一存储电路)为低电阻值的第一存储状态。如图2c所示，在第二次读取动作时，提供接地电压(0v)至位线bl，提供选择电压(selectvoltage)vdd至字线wl，并同时提供接地电压(0v)至第一反熔丝控制线af1，提供读取电压vr至第二反熔丝控制线af2。由于第二反熔丝晶体管a2的栅极氧化层未破裂，因此在位线bl上接收到数值接近0的第二读取电流ir2，并据以判定第二反熔丝晶体管a2(第二存储电路)为高电阻值的第二存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。根据以上的说明，利用二次的读取动作来分别确认二个存储电路的存储状态，并据以决定随机码中的一个位(onebit)。然而，由于二个存储电路的存储状态为互补的存储状态，所以也可以仅读取单一个存储电路的存储状态，即决定随机码中的一个位。请参照图3a，其所绘示为本发明第一实施例otp存储器胞所组成的阵列结构的俯视图。图3b为为阵列结构的等效电路图。如图3a与图3b所示，阵列结构由2×2个otp存储器胞c11～c22所组成。基本上，每个otp存储器胞c11～c22的构造类似于图1a。相同地，每一个otp存储器胞c11～c22中皆包括一第一选择晶体管s1、一第二选择晶体管s2、一第一反熔丝晶体管a1与一第二反熔丝晶体管a2。以下以第一位线bl1所连接的一列(row)otp存储器胞c11、c12来作说明其连接关系。而第二位线bl2连接至otp存储器胞c21、c22也具有类似的结构。如图3b所示，otp存储器胞c11中，第一选择晶体管s1的第一漏源端连接至第一位线bl1，第一选择晶体管s1的栅极端连接至第一字线wl1；第一反熔丝晶体管a1的第一漏源端连接至第一选择晶体管s1的第二漏源端，第一反熔丝晶体管a1的栅极端连接至第一反熔丝控制线af1；第二反熔丝晶体管a2的第一漏源端连接至第一反熔丝晶体管a1的第二漏源端，第二反熔丝晶体管a2的栅极端连接至第二反熔丝控制线af2；第二选择晶体管s2的第一漏源端连接至第二反熔丝晶体管a2的第二漏源端，第二选择晶体管s2的栅极端连接至第一字线wl1，第二选择晶体管s2的第二漏源端连接至第一位线bl1。otp存储器胞c12中，第一选择晶体管s1的第一漏源端连接至第一位线bl1，第一选择晶体管s1的栅极端连接至第二字线wl2；第一反熔丝晶体管a1的第一漏源端连接至第一选择晶体管s1的第二漏源端，第一反熔丝晶体管a1的栅极端连接至第三反熔丝控制线af3；第二反熔丝晶体管a2的第一漏源端连接至第一反熔丝晶体管a1的第二漏源端，第二反熔丝晶体管a2的栅极端连接至第四反熔丝控制线af4；第二选择晶体管s2的第一漏源端连接至第二反熔丝晶体管a2的第二漏源端，第二选择晶体管s2的栅极端连接至第二字线wl2，第二选择晶体管s2的第二漏源端连接至第一位线bl1。请参照图4a至图4c，其所绘示为本发明第一实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。以下以otp存储器胞c11为选定存储器胞(selectedmemorycell)来说明。如图4a所示，对选定存储器胞c11进行编程动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，并同时提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2。其中，选择电压vdd约为0.75v～3.6v，编程电压vpp约为3.6v～11v。再者，针对未选定存储器胞c12、c21、c22，提供一第一电压v1至第二位线bl2，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第三反熔丝控制线af3与第四反熔丝控制线af4。其中，第一电压v1大于等于选择电压vdd，且第一电压v1小于编程电压vpp的一半(vpp/2)。亦即，vdd≤v1<vpp/2。如图4a所示，选定存储器胞c11中，第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。因此，第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。举例来说，如图4a所示的选定存储器胞c11，第一反熔丝晶体管a1的栅极氧化层未破裂，而第二反熔丝晶体管a2的栅极氧化层破裂。同理，可以依序将otp存储器胞c12、c21、c22设定为选定存储器胞并进行编程动作。详细动作不再赘述。当选定存储器胞c11编程动作完成后，可进行二次读取动作来确认选定存储器胞c11中二个存储电路中的存储状态。如图4b所示，针对选定存储器胞c11进行第一次读取动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，并同时提供读取电压vr至第一反熔丝控制线af1，提供接地电压(0v)至第二反熔丝控制线af2。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c12、c21、c22，将第二位线bl2浮接(floating)，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第三反熔丝控制线af3与第四反熔丝控制线af4。在选定存储器胞c11中，由于第一反熔丝晶体管a1的栅极氧化层未破裂，因此在第一位线bl1上接收到数值约为0的第一读取电流，并据以判定第一反熔丝晶体管a1(第一存储电路)为高电阻值的第二存储状态。如图4c所示，针对选定存储器胞c11进行第二次读取动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，并同时提供接地电压0v第一反熔丝控制线af1，提供读取电压vr至第二反熔丝控制线af2。再者，针对未选定存储器胞c12、c21、c22，将第二位线bl2浮接(floating)，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第三反熔丝控制线af3与第四反熔丝控制线af4。在选定存储器胞c11中，由于第二反熔丝晶体管a1的栅极氧化层已经破裂，因此于第一位线bl1上接收到大数值的第二读取电流，并据以判定第二反熔丝晶体管a2(第二存储电路)为低电阻值的第一存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。根据以上的说明，利用二次的读取动作来分别确认二个存储电路的存储状态，并据以决定随机码中的一个位(onebit)。然而，由于二个存储电路的存储状态为互补的存储状态，所以也可以仅读取单一个存储电路的存储状态，即决定随机码中的一个位。再者，当存储器胞阵列结构中的4个otp存储器胞c11～c22皆进行编程动作以及读取动作之后，即可产生4个位的随机码，用于puf技术。第二实施例请参照图5a，其所绘示为本发明第二实施例otp存储器胞的俯视图。图5b为本发明第二实施例otp存储器胞的等效电路图。第二实施例的otp存储器胞将第一实施例的otp存储器胞修正为otp差动存储器胞(differentialmemorycell)。如图5a所示，otp存储器胞c1包括第一掺杂区210、第二掺杂区220、第三掺杂区230、第四掺杂区240、第五掺杂区250、第六掺杂区260。再者，第一栅极215形成于第一掺杂区210与第二掺杂区220之间的栅极氧化层上方，第一栅极215连接至otp存储器胞c1的字线wl。第二栅极225形成于第二掺杂区220与第三掺杂区230之间的栅极氧化层上方，第二栅极225连接至otp存储器胞c1的第一反熔丝控制线af1。第三栅极235形成于第三掺杂区230与第四掺杂区240之间的栅极氧化层上方，第三栅极235连接至otp存储器胞c1的隔离控制线(isolationcontrolline)ig。第四栅极245形成于第四掺杂区240与第五掺杂区250之间的栅极氧化层上方，第四栅极245连接至otp存储器胞c1的第二反熔丝控制线af2。第五栅极255形成于第五掺杂区250与第六掺杂区260之间的栅极氧化层上方，第五栅极255连接至otp存储器胞c1的字线(wl)。再者，上述五个栅极215、225、235、245、255为多晶硅栅极或者金属栅极。另外，第一金属层272经由穿透洞(via)连接至第一掺杂区210，且第一金属层272作为otp存储器胞c1的位线(bitline)bl。第二金属层274经由穿透洞连接至第六掺杂区260，且第二金属层274作为otp存储器胞c1的反相位线。再者，第三金属层270连接于第一栅极215与第五栅极255。如图5b所示，第一掺杂区210、第二掺杂区220与第一栅极215形成第一选择晶体管s1；第二掺杂区220、第三掺杂区230与第二栅极225形成第一反熔丝晶体管a1；第三掺杂区230、第四掺杂区240与第三栅极235形成一隔离晶体管(isolationtransistor)o；第四掺杂区240、第五掺杂区250与第四栅极245形成第二反熔丝晶体管a2；第五掺杂区250、第六掺杂区260与第五栅极255形成第二选择晶体管s2。再者，第一选择晶体管s1、第一反熔丝晶体管a1、隔离晶体管o、第二反熔丝晶体管a2、第二选择晶体管s2串接于位线bl与反相位线之间。另外，第一选择晶体管s1的栅极端连接至字线wl；第一反熔丝晶体管a1的栅极端连接至第一反熔丝控制线af1；隔离晶体管o的栅极端连接至隔离控制线ig；第二反熔丝晶体管a2的栅极端连接至第二反熔丝控制线af2；第二选择晶体管s2的栅极端连接至字线wl。同理，第二实施例的otp存储器胞c1中有二个存储电路，即第一反熔丝晶体管a1与第二反熔丝晶体管a2。当otp存储器胞c1进行编程动作时，第一反熔丝晶体管a1与第二反熔丝晶体管a2会同时承受高电压(voltagestress)，并使得第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层破裂(rupture)而改变存储状态。在进行读取动作时，直接读取第一反熔丝晶体管a1与第二反熔丝晶体管a2的存储状态，并做为puf技术的随机码。请参照图6a至图6b，其所绘示为本发明第二实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。如图6a所示，在编程动作时，提供接地电压(0v)至位线bl与反相位线提供选择电压vdd至字线wl，并同时提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2，提供第二电压v2至隔离控制线ig。其中，选择电压vdd约为0.75v～3.6v，编程电压vpp约为3.6v～11v，第二电压v2大于等于选择电压vdd，小于编程电压的3/4倍(3vpp/4)。亦即，vdd≤v2<3vpp/4。在编程动作时，隔离晶体管o开启(turnon)使得第三掺杂区230与第四掺杂区240互相连接，并使得第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。由于编程电压vpp已超过栅极氧化层的耐压范围，所以第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。由于otp存储器胞c1的制造变异，在编程动作时，并无法预测otp存储器胞c1中哪个反熔丝晶体管的栅极氧化层会破裂，因此本发明的otp存储器胞c1可运用于puf技术。举例来说，如图6a所示的otp存储器胞c1，在编程动作时，第一反熔丝晶体管a1的栅极氧化层未破裂，而第二反熔丝晶体管a2的栅极氧化层破裂。再者，当otp存储器胞c1编程动作完成后，可进行一次读取动作来确认二个存储电路中的存储状态。如图6b所示，在读取动作时，提供接地电压(0v)至位线bl与反相位线提供选择电压(selectvoltage)vdd至字线wl，提供读取电压vr至第一反熔丝控制线af1与第二反熔丝控制线af2，提供接地电压(0v)至隔离控制线ig。其中，读取电压vr约为0.75v～3.6v。由于隔离晶体管o关闭(turnoff)，使得第三掺杂区230与第四掺杂区240被隔离。因此，第一反熔丝晶体管a1产生数值接近0的第一读取电流ir1至位线bl，第二反熔丝晶体管a2产生数值较大的第二读取电流ir2至反相位线再者，根据第一读取电流ir1与第二读取电流ir2的大小可以判定第一反熔丝晶体管a1(第一存储电路)为高电阻值的第二存储状态，第二反熔丝晶体管a2(第二存储电路)为低电阻值的第一存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。另外，利用差动感测运算(differentialsensingoperation)，也可以用来决定随机码中的一个位(onebit)。举例来说，当第一读取电流ir1大于第二读取电流ir2时，otp存储器胞c1可被决定为具有第一存储状态；反之，当第一读取电流ir1小于第二读取电流ir2时，otp存储器胞c1可被决定为具有第二存储状态。请参照图7a，其所绘示为本发明第二实施例otp存储器胞所组成的阵列结构的等效电路图。阵列结构由2×2个otp存储器胞c11～c22所组成。基本上，每个otp存储器胞c11～c22的构造类似于图6a。相同地，每一个otp存储器胞c11～c22中皆包括一第一选择晶体管s1、一第二选择晶体管s2、一第一反熔丝晶体管a1与一第二反熔丝晶体管a2、一隔离晶体管o。图7b至图7c，其所绘示为本发明第二实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。以下以otp存储器胞c22为选定存储器胞来说明对存储器阵列结构进行编程动作以及读取动作。如图7b所示，对选定存储器胞c22进行编程动作时，提供接地电压(0v)至第二位线bl2以及第二反相位线提供选择电压vdd至第二字线wl2，并同时提供编程电压vpp至第三反熔丝控制线af3与第四反熔丝控制线af4，提供第二电压v2至第二隔离控制线ig2。其中，选择电压vdd约为0.75v～3.6v，编程电压vpp约为3.6v～11v，第二电压v2大于等于选择电压vdd，小于编程电压的3/4倍(3vpp/4)。亦即，vdd≤v2<3vpp/4。再者，针对未选定存储器胞c12、c21、c22，提供一第一电压v1至第一位线bl1以及第一反相位线提供接地电压0v至第一字线wl1，并同时提供接地电压0v至第一反熔丝控制线af1、第二反熔丝控制线af2与第一隔离控制线ig1。其中，第一电压v1大于等于选择电压vdd，且第一电压v1小于编程电压vpp的一半(vpp/2)。亦即，vdd≤v1<vpp/2。如图7b所示，选定存储器胞c22中，第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。因此，第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。举例来说，如图7b所示的选定存储器胞c22，第一反熔丝晶体管a1的栅极氧化层未破裂，而第二反熔丝晶体管a2的栅极氧化层破裂。同理，可以依序将otp存储器胞c11、c12、c21设定为选定存储器胞并进行编程动作。此处不再赘述。当选定存储器胞c22编程动作完成后，可进行一次读取动作来确认选定存储器胞c22中二个存储电路中的存储状态。如图7c所示，针对选定存储器胞c22进行读取动作时，提供接地电压(0v)至第二位线bl2与第二反相位线提供选择电压vdd至第二字线wl2，并同时提供读取电压vr至第一反熔丝控制线af1与第二反熔丝控制线af2，提供接地电压(0v)至第二隔离控制线ig2。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c11、c12、c21，将第一位线bl1与第一反相位线浮接(floating)，提供接地电压0v至第一字线wl1，并同时提供接地电压0v至第一反熔丝控制线af1、第二反熔丝控制线af2与第一隔离控制线ig1。在选定存储器胞c22中，由于第一反熔丝晶体管a1的栅极氧化层未破裂，因此在第二位线bl2上接收到数值约为0的第一读取电流，第二反相位线上接收到数值较大的第二读取电流，并据以判定第一反熔丝晶体管a1(第一存储电路)为高电阻值的第二存储状态，第二反熔丝晶体管a2(第二存储电路)为低电阻值的第一存储状态。根据以上的说明，利用一次的读取动作来即可确认二个存储电路的存储状态，并据以决定随机码中的一个位(onebit)。再者，当存储器胞阵列结构中的4个otp存储器胞c11～c22皆进行编程动作以及读取动作之后，即可产生4个位的随机码，用于puf技术。第三实施例请参照图8a，其所绘示为本发明第三实施例为otp存储器胞的俯视图。图8b为本发明第三实施例otp存储器胞沿着aa’方向的剖面图。图8c为本发明第三实施例otp存储器胞的等效电路图。如图8a与图8b所示，otp存储器胞c1制作于p型井区(p-well)pw。p型井区pw的表面具有一栅极氧化层352。进行第一次蚀刻工艺，先控制栅极氧化层352具有较薄的厚度，再进行第二次蚀刻工艺，在栅极氧化层352上形成开口(openig)后，在p型井区pw的表面下方形成第一掺杂区310、第二掺杂区320、第三掺杂区330。因此，p型井区pw的表面上方的栅极氧化层352中有一区域352a的厚度较薄。其中，上述三个掺杂区310、320、330为n型掺杂区。再者，第一栅极315形成于第一掺杂区310与第二掺杂区320之间的栅极氧化层352上方，第一栅极315连接至otp存储器胞c1的第一反熔丝控制线af1。第二栅极325形成于第二掺杂区320与第三掺杂区330之间的栅极氧化层352上方，第二栅极325连接至otp存储器胞c1的第二反熔丝控制线af2。再者，上述二个栅极315、325为多晶硅栅极或者金属栅极。另外，金属层360位于二个栅极315、325的上方，经由二个穿透洞(via)连接至第一掺杂区310与第三掺杂区330，金属层360作为otp存储器胞c1的位线(bitline)bl。如图8c所示，第一掺杂区310、第二掺杂区320与第一栅极315形成第一反熔丝选择晶体管a1；第二掺杂区320、第三掺杂区330与第二栅极325形成第二反熔丝晶体管a2。再者，第一栅极315下方覆盖第一部分较厚的栅极氧化层352以及第二部分厚度较薄的栅极氧化层352a；第二栅极325下方覆盖第一部分较厚的栅极氧化层352以及第二部分厚度较薄的栅极氧化层352a。再者，第一反熔丝晶体管a1的第一漏源端连接至位线bl，第一反熔丝晶体管a1的栅极端连接至第一反熔丝控制线af1；第二反熔丝晶体管a2的第一漏源端连接至第一反熔丝晶体管a1的第二漏源端，第二反熔丝晶体管a2的栅极端连接至第二反熔丝控制线af2，第二反熔丝晶体管a2的第二漏源端连接至位线bl。根据本发明的第三实施例，otp存储器胞c1中有二个存储电路，即第一反熔丝晶体管a1与第二反熔丝晶体管a2。当otp存储器胞c1进行编程动作时，第一反熔丝晶体管a1与第二反熔丝晶体管a2会同时承受高电压(voltagestress)，并使得第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层352破裂(rupture)而改变存储状态。基本上，当栅极氧化层352破裂时，会由较薄的栅极氧化层352a的区域破裂。再者，在进行读取动作时，依序读取第一反熔丝晶体管a1与第二反熔丝晶体管a2的存储状态，并以第一反熔丝晶体管a1的存储状态做为puf技术的随机码。请参照图9a至图9c，其所绘示为本发明第三实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。如图9a所示，在编程动作时，提供接地电压(0v)至位线bl，同时提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2。其中，编程电压vpp约为3.6v～11v。由于编程电压vpp已超过栅极氧化层的耐压范围，所以第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。基本上，当栅极氧化层破裂时，会由较薄的栅极氧化层的区域破裂。由于otp存储器胞c1的制造变异，在编程动作时，并无法预测otp存储器胞c1中哪个反熔丝晶体管的栅极氧化层会破裂，因此本发明的otp存储器胞c1可运用于puf技术。举例来说，如图9a所示的otp存储器胞c1，在编程动作时，第一反熔丝晶体管a1的栅极氧化层破裂，而第二反熔丝晶体管a2的栅极氧化层未破裂。再者，当otp存储器胞c1编程动作完成后，可进行二次读取动作来确认二个存储电路中的存储状态。如图9b所示，在第一次读取动作时，提供接地电压(0v)至位线bl，提供读取电压vr至第一反熔丝控制线af1，提供接地电压(0v)至第二反熔丝控制线af2。其中，读取电压vr约为0.75v～3.6v。由于第一反熔丝晶体管a1的栅极氧化层已经破裂，因此在位线bl上接收到大数值的第一读取电流ir1，并据以判定第一反熔丝晶体管a1(第一存储电路)为低电阻值的第一存储状态。如图9c所示，在第二次读取动作时，提供接地电压(0v)至位线bl，提供接地电压(0v)至第一反熔丝控制线af1，提供读取电压vr至第二反熔丝控制线af2。由于第二反熔丝晶体管a2的栅极氧化层未破裂，因此在位线bl上接收到数值接近0的第二读取电流ir2，并据以判定第二反熔丝晶体管a2(第二存储电路)为高电阻值的第二存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。根据以上的说明，利用二次的读取动作来分别确认二个存储电路的存储状态，并据以决定随机码中的一个位(onebit)。同理，由于二个存储电路的存储状态为互补的存储状态，所以也可以仅读取单一个存储电路的存储状态，即决定随机码中的一个位。请参照图10a，其所绘示为本发明第三实施例otp存储器胞所组成的阵列结构的等效电路图。阵列结构由2×2个otp存储器胞c11～c22所组成。基本上，每个otp存储器胞c11～c22的构造类似于图9a。相同地，每一个otp存储器胞c11～c22中皆包括一第一反熔丝晶体管a1与一第二反熔丝晶体管a2。请参照图10b至第10d图，其所绘示为本发明第三实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。以下以otp存储器胞c12为选定存储器胞来说明。如图10b所示，对选定存储器胞c12进行编程动作时，提供接地电压(0v)至第一位线bl1，并同时提供编程电压vpp至第三反熔丝控制线af3与第四反熔丝控制线af4。其中，编程电压vpp约为3.6v～11v。再者，针对未选定存储器胞c11、c21、c22，提供一第一电压v1至第二位线bl2，提供接地电压0v至第一反熔丝控制线af1与第二反熔丝控制线af2。其中，且第一电压v1约等于编程电压vpp。如图10b所示，选定存储器胞c12中，第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。因此，第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。举例来说，如图10b所示的选定存储器胞c12，第一反熔丝晶体管a1的栅极氧化层破裂，而第二反熔丝晶体管a2的栅极氧化层未破裂。基本上，当栅极氧化层破裂时，会由较薄的栅极氧化层的区域破裂。同理，可以依序将otp存储器胞c11、c21、c22设定为选定存储器胞并进行编程动作。详细运作原理不再赘述。当选定存储器胞c12编程动作完成后，可进行二次读取动作来确认选定存储器胞c12中二个存储电路中的存储状态。如图10c所示，针对选定存储器胞c12进行第一次读取动作时，提供接地电压(0v)至第一位线bl1，提供读取电压vr至第三反熔丝控制线af3，提供接地电压(0v)至第四反熔丝控制线af4。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c11、c21、c22，将第二位线bl2浮接(floating)，提供接地电压0v至第一反熔丝控制线af1与第二反熔丝控制线af2。在选定存储器胞c12中，由于第一反熔丝晶体管a1的栅极氧化层破裂，因此在第一位线bl1上接收到数值较大的第一读取电流，并据以判定第一反熔丝晶体管a1(第一存储电路)为低电阻值的第一存储状态。如第10d图所示，针对选定存储器胞c12进行第二次读取动作时，提供接地电压(0v)至第一位线bl1，提供接地电压0v第三反熔丝控制线af3，提供读取电压vr至第四反熔丝控制线af4。再者，针对未选定存储器胞c11、c21、c22，将第二位线bl2浮接(floating)，提供接地电压0v至第一反熔丝控制线af1与第二反熔丝控制线af2。在选定存储器胞c12中，由于第二反熔丝晶体管a2的栅极氧化层未破裂，因此在第一位线bl1上接收到数值约为0的第二读取电流，并据以判定第二反熔丝晶体管a2(第二存储电路)为高电阻值的第二存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。根据以上的说明，利用二次的读取动作来分别确认二个存储电路的存储状态，并据以决定随机码中的一个位(onebit)。然而，由于二个存储电路的存储状态为互补的存储状态，所以也可以仅读取单一个存储电路的存储状态，即决定随机码中的一个位。再者，当存储器胞阵列结构中的4个otp存储器胞c11～c22皆进行编程动作以及读取动作之后，即可产生4个位的随机码，用于puf技术。第四实施例请参照图11a，其所绘示为本发明第四实施例为otp存储器胞的俯视图。图11b为本发明第四实施例otp存储器胞的等效电路图。相较于第三实施例，第四实施例的otp存储器胞为otp差动存储器胞。如图11a所示，otp存储器胞c1包括第一掺杂区410、第二掺杂区420、第三掺杂区430、第四掺杂区440。再者，第一栅极415形成于第一掺杂区410与第二掺杂区420之间的栅极氧化层上方，第一栅极415连接至otp存储器胞c1的第一反熔丝控制线af1。第二栅极425形成于第二掺杂区420与第三掺杂区430之间的栅极氧化层上方，第二栅极425连接至otp存储器胞c1的隔离控制线ig。第三栅极435形成于第三掺杂区430与第四杂区440之间的栅极氧化层上方，第三栅极435连接至otp存储器胞c1的第二反熔丝控制线af2。再者，上述三个栅极415、425、435为多晶硅栅极或者金属栅极。另外，第一金属层460经由穿透洞(via)连接至第一掺杂区410，且第一金属层460作为otp存储器胞c1的位线(bitline)bl。第二金属层462经由穿透洞连接至第四掺杂区440，且第二金属层462作为otp存储器胞c1的反相位线如图11b所示，第一掺杂区410、第二掺杂区420与第一栅极415形成第一反熔丝选择晶体管a1；第二掺杂区420、第三掺杂区430与第二栅极425形成隔离晶体管o；第三掺杂区430、第四掺杂区440与第三栅极435形成第二反熔丝晶体管a2。再者，第一栅极415下方覆盖第一部分较厚的栅极氧化层以及第二部分厚度较薄的栅极氧化层452a；第三栅极下方覆盖第一部分较厚的栅极氧化层以及第二部分厚度较薄的栅极氧化层452a。再者，第一反熔丝晶体管a1、隔离晶体管o、第二反熔丝晶体管a2串接于位线bl与反相位线之间。另外，第一反熔丝晶体管a1的栅极端连接至第一反熔丝控制线af1；隔离晶体管o的栅极端连接至隔离控制线ig；第二反熔丝晶体管a2的栅极端连接至第二反熔丝控制线af2。同理，第四实施例的otp存储器胞c1中有二个存储电路，即第一反熔丝晶体管a1与第二反熔丝晶体管a2。当otp存储器胞c1进行编程动作时，第一反熔丝晶体管a1与第二反熔丝晶体管a2会同时承受高电压(voltagestress)，并使得第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层破裂(rupture)而改变存储状态。基本上，当栅极氧化层破裂时，会由较薄的栅极氧化层452a的区域破裂。再者，在进行读取动作时，直接读取第一反熔丝晶体管a1与第二反熔丝晶体管a2的存储状态，并做为puf技术的随机码。请参照图12a至图12b，其所绘示为本发明第四实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。如图12a所示，在编程动作时，提供接地电压(0v)至位线bl与反相位线同时提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2，提供第二电压v2至隔离控制线ig。其中，编程电压vpp约为3.6v～11v，第二电压v2大于等于选择电压vdd，且第二电压v2小于编程电压vpp的3/4(3vpp/4)。亦即，vdd≤v2<3vpp/4。由于编程电压vpp已超过栅极氧化层的耐压范围，所以第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。基本上，当栅极氧化层破裂时，会由较薄的栅极氧化层的区域破裂。由于otp存储器胞c1的制造变异，在编程动作时，并无法预测otp存储器胞c1中哪个反熔丝晶体管的栅极氧化层会破裂，因此本发明的otp存储器胞c1可运用于puf技术。举例来说，如图12a所示的otp存储器胞c1，在编程动作时，第一反熔丝晶体管a1的栅极氧化层未破裂，而第二反熔丝晶体管a2的栅极氧化层破裂。再者，当otp存储器胞c1编程动作完成后，可进行一次读取动作来确认二个存储电路中的存储状态。如图12b所示，在读取动作时，提供接地电压(0v)至位线bl与反相位线提供读取电压vr至第一反熔丝控制线af1与第二反熔丝控制线af2，提供接地电压(0v)至隔离控制线ig。其中，读取电压vr约为0.75v～3.6v。由于第一反熔丝晶体管a1的栅极氧化层未破裂，第二反熔丝晶体管a2的栅极氧化层破裂，因此在位线bl上接收到数值约为0的第一读取电流ir1，在反相位线上接收到数值较大的第二读取电流ir2，并据以判定第一反熔丝晶体管a1(第一存储电路)为高电阻值的第二存储状态，第二反熔丝晶体管a2(第二存储电路)为低电阻值的第一存储状态。根据以上的说明，利用读取动作来分别确认二个存储电路的存储状态，并据以决定随机码中的一个位(onebit)。另外，利用差动感测运算(differentialsensingoperation)，也可以用来决定随机码中的一个位(onebit)。举例来说，当第一读取电流ir1大于第二读取电流ir2时，otp存储器胞c1可被决定为具有第一存储状态；反之，当第一读取电流ir1小于第二读取电流ir2时，otp存储器胞c1可被决定为具有第二存储状态。请参照图13a，其所绘示为本发明第四实施例otp存储器胞所组成的阵列结构的等效电路图。阵列结构由2×2个otp存储器胞c11～c22所组成。基本上，每个otp存储器胞c11～c22的构造类似于图11a。相同地，每一个otp存储器胞c11～c22中皆包括一第一反熔丝晶体管a1、一第二反熔丝晶体管a2与一隔离晶体管o。请参照图13b至图13c，其所绘示为本发明第四实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。以下以otp存储器胞c21为选定存储器胞来说明。如图13b所示，对选定存储器胞c21进行编程动作时，提供接地电压(0v)至第二位线bl2与第二反相位线并同时提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2，提供第二电压v2至第一隔离控制线ig1。其中，编程电压vpp约为3.6v～11v，第二电压v2大于等于选择电压vdd，且第二电压v2小于编程电压vpp的3/4(3vpp/4)。亦即，vdd≤v2<3vpp/4。再者，针对未选定存储器胞c11、c12、c22，提供一第一电压v1至第一位线bl1与第一反相位线提供接地电压0v至第三反熔丝控制线af3、第四反熔丝控制线af4与第二隔离控制线ig2。其中，第一电压v1约等于编程电压vpp。如图13b所示，选定存储器胞c21中，第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。因此，第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。举例来说，如图13b所示的选定存储器胞c21，第一反熔丝晶体管a1的栅极氧化层未破裂，而第二反熔丝晶体管a2的栅极氧化层破裂。基本上，当栅极氧化层破裂时，会由较薄的栅极氧化层的区域破裂。同理，可以依序将otp存储器胞c11、c12、c22设定为选定存储器胞并进行编程动作。详细运作原理不再赘述。当选定存储器胞c21编程动作完成后，可进行读取动作来确认选定存储器胞c21中二个存储电路中的存储状态。如图13c所示，针对选定存储器胞c21进行读取动作时，提供接地电压(0v)至第二位线bl2与第二反相位线提供读取电压vr至第一反熔丝控制线af1与第二反熔丝控制线af2，提供接地电压(0v)至第一隔离控制线ig1。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c11、c12、c22，将第一位线bl1与第一反相位线浮接(floating)，提供接地电压0v至第三反熔丝控制线af3、第四反熔丝控制线af4与第二隔离控制线ig2。在选定存储器胞c21中，由于第一反熔丝晶体管a1的栅极氧化层未破裂，第二反熔丝晶体管a2的栅极氧化层破裂，因此在第二位线bl2上接收到数值约为0的第一读取电流，第二反相位线上接收到数值较大的第二读取电流，并据以判定第一反熔丝晶体管a1(第一存储电路)为高电阻值的第二存储状态，第二反熔丝晶体管a2(第二存储电路)为低电阻值的第一存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。再者，当存储器胞阵列结构中的4个otp存储器胞c11～c22皆进行编程动作以及读取动作之后，即可产生4个位的随机码，用于puf技术。第五实施例请参照图14a，其所绘示为本发明第五实施例otp存储器胞的俯视图。图14b为本发明第五实施例otp存储器胞沿着aa’方向的剖面图。图14c为本发明第五实施例otp存储器胞的等效电路图。如图14a与图14b所示，otp存储器胞c1制作于p型井区(p-well)pw。p型井区pw的表面具有一栅极氧化层(gateoxidelayer)580。在进行蚀刻工艺(etchingprocess)并在栅极氧化层580上形成开口(openig)后，在p型井区pw的表面下方形成第一掺杂区510、第二掺杂区520、第三掺杂区530、第四掺杂区540、第五掺杂区550、第六掺杂区560、第七掺杂区570。其中，上述七个掺杂区510、520、530、540、550、560、570为n型掺杂区。再者，第一栅极515形成于第一掺杂区510与第二掺杂区520之间的栅极氧化层580上方，第一栅极515连接至otp存储器胞c1的字线(wordline)wl。第二栅极525形成于第二掺杂区520与第三掺杂区530之间的栅极氧化层580上方，第二栅极525连接至otp存储器胞c1的开关控制线(switchcontrolline)sw。第三栅极535形成于第三掺杂区530与第四掺杂区540之间的栅极氧化层580上方，第三栅极535连接至otp存储器胞c1的第一反熔丝控制线af1。第四栅极545形成于第四掺杂区540与第五掺杂区550之间的栅极氧化层580上方，第四栅极545连接至otp存储器胞c1的第二反熔丝控制线af2。第五栅极555形成于第五掺杂区550与第六掺杂区560之间的栅极氧化层580上方，第五栅极555连接至otp存储器胞c1的开关控制线sw。第六栅极565形成于第六掺杂区560与第七掺杂区570之间的栅极氧化层580上方，第六栅极560连接至otp存储器胞c1的字线(wl)。另外，第一金属层572位于六个栅极515、525、535、545、555、565的上方，经由二个穿透洞(via)连接至第一掺杂区510与第七掺杂区570，第一金属层572作为otp存储器胞c1的位线bl。再者，第二金属层574连接于第一栅极515与第六栅极565，第三金属层576连接于第二栅极525与第五栅极555。如图14c所示，第一掺杂区510、第二掺杂区520与第一栅极515形成第一选择晶体管(selecttransistor)s1；第二掺杂区520、第三掺杂区530与第二栅极525形成第一开关晶体管(switchtransistor)w1；第三掺杂区530、第四掺杂区540与第三栅极535形成第一反熔丝晶体管a1；第四掺杂区540、第五掺杂区550与第四栅极545形成第二反熔丝晶体管a2；第五掺杂区550、第六掺杂区560与第五栅极555形成第二开关晶体管w2；第六掺杂区560、第七掺杂区570与第六栅极565形成第二选择晶体管s2。再者，第一选择晶体管s1的栅极端连接至字线wl；第一开关晶体管w1的栅极端连接至开关控制线sw；第一反熔丝晶体管a1的栅极端连接至第一反熔丝控制线af1；第二反熔丝晶体管a2的栅极端连接至第二反熔丝控制线af2；第二开关晶体管w2的栅极端连接至开关控制线sw；第二选择晶体管s2的栅极端连接至字线wl。根据本发明的第五实施例，otp存储器胞c1中有二个存储电路，即第一反熔丝晶体管a1与第二反熔丝晶体管a2。当otp存储器胞c1进行编程动作时，第一反熔丝晶体管a1与第二反熔丝晶体管a2会同时承受高电压(voltagestress)，并使得第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层破裂(rupture)而改变存储状态。在进行读取动作时，依序读取第一反熔丝晶体管a1与第二反熔丝晶体管a2的存储状态，并以第一反熔丝晶体管a1的存储状态做为puf技术的随机码。请参照图15a至图15c，其所绘示为本发明第五实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。如图15a所示，在编程动作时，提供接地电压(0v)至位线bl，提供选择电压(selectvoltage)vdd至字线wl，提供第二电压v2至开关控制线sw，并同时提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2。其中，选择电压vdd约为0.75v～3.6v，编程电压vpp约为3.6v～11v，且第二电压v2大于等于选择电压vdd，第二电压v2小于编程电压vpp的3/4(3vpp/4)。亦即，vdd≤v2<3vpp/4。当字线wl接收选择电压vdd，开关控制线sw接收第二电压v2，位线bl接收接地电压时，第一选择晶体管s1、第二选择晶体管s2、第一开关晶体管w1、第二开关晶体管w2开启，使得第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。由于编程电压vpp已超过栅极氧化层的耐压范围，所以第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。由于otp存储器胞c1的制造变异，在编程动作时，并无法预测otp存储器胞c1中哪个反熔丝晶体管的栅极氧化层会破裂，因此本发明的otp存储器胞c1可运用于puf技术。举例来说，如图15a所示的otp存储器胞c1，在编程动作时，第一反熔丝晶体管a1的栅极氧化层破裂，而第二反熔丝晶体管a2的栅极氧化层未破裂。再者，当otp存储器胞c1编程动作完成后，可进行二次读取动作来确认二个存储电路中的存储状态。如图15b所示，在第一次读取动作时，提供接地电压(0v)至位线bl，提供选择电压vdd至字线wl，提供第二电压v2至开关控制线sw，并同时提供读取电压vr至第一反熔丝控制线af1，提供接地电压(0v)至第二反熔丝控制线af2。其中，读取电压vr约为0.75v～3.6v。由于第一反熔丝晶体管a1的栅极氧化层已经破裂，因此在位线bl上接收到大数值的第一读取电流ir1，并据以判定第一反熔丝晶体管a1(第一存储电路)为低电阻值的第一存储状态。如图15c所示，在第二次读取动作时，提供接地电压(0v)至位线bl，提供选择电压vdd至字线wl，提供第二电压v2至开关控制线sw，并同时提供接地电压(0v)至第一反熔丝控制线af1，提供读取电压vr至第二反熔丝控制线af2。由于第二反熔丝晶体管a2的栅极氧化层未破裂，因此在位线bl上接收到数值接近0的第二读取电流ir2，并据以判定第二反熔丝晶体管a2(第二存储电路)为高电阻值的第二存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。根据以上的说明，利用二次的读取动作来分别确认二个存储电路的存储状态，并据以决定随机码中的一个位(onebit)。然而，由于二个存储电路的存储状态为互补的存储状态，所以也可以仅读取单一个存储电路的存储状态，即决定随机码中的一个位。请参照图16a，其所绘示为本发明第五实施例otp存储器胞所组成的阵列结构的等效电路图。如图16a，阵列结构由2×2个otp存储器胞c11～c22所组成。基本上，每个otp存储器胞c11～c22的构造类似于图15a。相同地，每一个otp存储器胞c11～c22中皆包括一第一选择晶体管s1、一第二选择晶体管s2、一第一反熔丝晶体管a1与一第二反熔丝晶体管a2、第一开关晶体管w1、第二开关晶体管w2。请参照图16b至图16d，其所绘示为本发明第五实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。以下以otp存储器胞c11为选定存储器胞(selectedmemorycell)来说明。如图16b所示，对选定存储器胞c11进行编程动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，提供第二电压v2至第一开关控制线sw1，并同时提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2。其中，选择电压vdd约为0.75v～3.6v，编程电压vpp约为3.6v～11v，第二电压v2大于等于选择电压vdd，且第二电压v2小于编程电压vpp的3/4(3vpp/4)。亦即，vdd≤v2<3vpp/4。再者，针对未选定存储器胞c12、c21、c22，提供一第一电压v1至第二位线bl2，提供接地电压0v至第二字线wl2与第二开关控制线sw2，并同时提供接地电压0v至第三反熔丝控制线af3与第四反熔丝控制线af4。其中，第一电压v1大于等于选择电压vdd，且第一电压v1小于编程电压vpp的一半(vpp/2)。亦即，vdd≤v1<vpp/2。如图16b所示，选定存储器胞c11中，第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。因此，第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。举例来说，如图16b所示的选定存储器胞c11，第一反熔丝晶体管a1的栅极氧化层破裂，而第二反熔丝晶体管a2的栅极氧化层未破裂。同理，可以依序将otp存储器胞c12、c21、c22设定为选定存储器胞并进行编程动作。其运作原理不再赘述。当选定存储器胞c11编程动作完成后，可进行二次读取动作来确认选定存储器胞c11中二个存储电路中的存储状态。如第16c图所示，针对选定存储器胞c11进行第一次读取动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，提供第二电压v2至第一开关控制线sw1，并同时提供读取电压vr至第一反熔丝控制线af1，提供接地电压(0v)至第二反熔丝控制线af2。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c12、c21、c22，将第二位线bl2浮接(floating)，提供接地电压0v至第二字线wl2与第二开关控制线sw2，并同时提供接地电压0v至第三反熔丝控制线af3与第四反熔丝控制线af4。在选定存储器胞c11中，由于第一反熔丝晶体管a1的栅极氧化层破裂，因此在第一位线bl1上接收到大数值的第一读取电流，并据以判定第一反熔丝晶体管a1(第一存储电路)为低电阻值的第一存储状态。如图16d所示，针对选定存储器胞c11进行第二次读取动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，提供第二电压v2至第一开关控制线sw1，并同时提供接地电压0v第一反熔丝控制线af1，提供读取电压vr至第二反熔丝控制线af2。再者，针对未选定存储器胞c12、c21、c22，将第二位线bl2浮接(floating)，提供接地电压0v至第二字线wl2与第二开关控制线sw2，并同时提供接地电压0v至第三反熔丝控制线af3与第四反熔丝控制线af4。在选定存储器胞c11中，由于第二反熔丝晶体管a2的栅极氧化层未破裂，因此在第一位线bl1上接收到数值约为0的第二读取电流，并据以判定第二反熔丝晶体管a2(第二存储电路)为高电阻值的第二存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。根据以上的说明，利用二次的读取动作来分别确认二个存储电路的存储状态，并据以决定随机码中的一个位(onebit)。然而，由于二个存储电路的存储状态为互补的存储状态，所以也可以仅读取单一个存储电路的存储状态，即决定随机码中的一个位。再者，当存储器胞阵列结构中的4个otp存储器胞c11～c22皆进行编程动作以及读取动作之后，即可产生4个位的随机码，用于puf技术。第六实施例请参照图17a，其所绘示为本发明第六实施例otp存储器胞的俯视图。图17b为本发明第六实施例otp存储器胞的等效电路图。第六实施例的otp存储器胞将第五实施例的otp存储器胞修正为otp差动存储器胞(differentialmemorycell)。如图17a所示，otp存储器胞c1包括第一掺杂区610、第二掺杂区620、第三掺杂区630、第四掺杂区640、第五掺杂区650、第六掺杂区660、第七掺杂区670、第八掺杂区680。再者，第一栅极615形成于第一掺杂区610与第二掺杂区620之间的栅极氧化层上方，第一栅极615连接至otp存储器胞c1的字线(wordline)wl。第二栅极625形成于第二掺杂区620与第三掺杂区630之间的栅极氧化层上方，第二栅极625连接至otp存储器胞c1的开关控制线(switchcontrolline)sw。第三栅极635形成于第三掺杂区630与第四掺杂区640之间的栅极氧化层上方，第三栅极635连接至otp存储器胞c1的第一反熔丝控制线af1。第四栅极645形成于第四掺杂区640与第五掺杂区650之间的栅极氧化层上方，第四栅极645连接至otp存储器胞c1的隔离控制线ig。第五栅极655形成于第五掺杂区650与第六掺杂区660之间的栅极氧化层上方，第五栅极655连接至otp存储器胞c1的第二反熔丝控制线af2。第六栅极665形成于第六掺杂区560与第七掺杂区670之间的栅极氧化层上方，第六栅极665连接至otp存储器胞c1的开关控制线sw。第七栅极675形成于第七掺杂区670与第八掺杂区680之间的栅极氧化层上方，第七栅极675连接至otp存储器胞c1的字线(wl)。另外，第一金属层692，经由穿透洞(via)连接至第一掺杂区610，第一金属层692作为otp存储器胞c1的位线bl。第二金属层694，经由穿透洞(via)连接至第八掺杂区680，第二金属层694作为otp存储器胞c1的反相位线。第三金属层696连接于第一栅极615与第七栅极675，第四金属层698连接于第二栅极625与第六栅极665。如图17b所示，第一掺杂区610、第二掺杂区620与第一栅极615形成第一选择晶体管s1；第二掺杂区620、第三掺杂区630与第二栅极625形成第一开关晶体管w1；第三掺杂区630、第四掺杂区640与第三栅极635形成第一反熔丝晶体管a1；第四掺杂区640、第五掺杂区650与第四栅极645形成隔离晶体管o；第五掺杂区650、第六掺杂区660与第五栅极655形成第二反熔丝晶体管a2；第六掺杂区660、第七掺杂区670与第六栅极665形成第二开关晶体管w2；第七掺杂区670、第八掺杂区680与第七栅极675形成第二选择晶体管s2。再者，第一选择晶体管s1的栅极端连接至字线wl；第一开关晶体管w1的栅极端连接至开关控制线sw；第一反熔丝晶体管a1的栅极端连接至第一反熔丝控制线af1；隔离晶体管o的栅极端连接至隔离控制线ig；第二反熔丝晶体管a2的栅极端连接至第二反熔丝控制线af2；第二开关晶体管w2的栅极端连接至开关控制线sw；第二选择晶体管s2的栅极端连接至字线wl。根据本发明的第六实施例，otp存储器胞c1中有二个存储电路，即第一反熔丝晶体管a1与第二反熔丝晶体管a2。当otp存储器胞c1进行编程动作时，第一反熔丝晶体管a1与第二反熔丝晶体管a2会同时承受高电压(voltagestress)，并使得第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层破裂(rupture)而改变存储状态。在进行读取动作时，直接读取第一反熔丝晶体管a1与第二反熔丝晶体管a2的存储状态，并做为puf技术的随机码。请参照图18a至图18b，其所绘示为本发明第六实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。如图18a所示，在编程动作时，提供接地电压(0v)至位线bl与反相位线，提供选择电压(selectvoltage)vdd至字线wl，提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2，提供第二电压v2至开关控制线sw，提供第三电压v3至隔离控制线ig。其中，选择电压vdd约为0.75v～3.6v。编程电压vpp约为3.6v～11v。第二电压v2大于等于选择电压vdd且第二电压v2小于编程电压vpp的3/4(3vpp/4)，亦即vdd≤v2<3vpp/4。第三电压v3大于等于选择电压vdd且第三电压v2小于编程电压vpp的3/4(3vpp/4)，亦即vdd≤v3<3vpp/4。当字线wl接收选择电压vdd，开关控制线sw接收第二电压v2，隔离控制线ig接收第三电压v3，位线bl接收接地电压时，第一选择晶体管s1、第二选择晶体管s2、第一开关晶体管w1、第二开关晶体管w2、隔离晶体管o开启，使得第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。由于编程电压vpp已超过栅极氧化层的耐压范围，所以第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。由于otp存储器胞c1的制造变异，在编程动作时，并无法预测otp存储器胞c1中哪个反熔丝晶体管的栅极氧化层会破裂，因此本发明的otp存储器胞c1可运用于puf技术。举例来说，如图18a所示的otp存储器胞c1，于编程动作时，第一反熔丝晶体管a1的栅极氧化层未破裂，而第二反熔丝晶体管a2的栅极氧化层破裂。再者，当otp存储器胞c1编程动作完成后，可进行读取动作来确认二个存储电路中的存储状态。如图18b所示，在读取动作时，提供接地电压(0v)至位线bl与反相位线，提供接地电压(0v)至隔离控制线ig，提供选择电压vdd至字线wl，提供第二电压v2至开关控制线sw，并同时提供读取电压vr至第一反熔丝控制线af1与第二反熔丝控制线af2。其中，读取电压vr约为0.75v～3.6v。由于第一反熔丝晶体管a1的栅极氧化层未破裂，第二反熔丝晶体管a2的栅极氧化层破裂，因此在位线bl上接收到数值约为0的第一读取电流ir1，于反相位线上接收到数值较大的第二读取电流ir2，并据以判定第一反熔丝晶体管a1(第一存储电路)为高电阻值的第二存储状态，第二反熔丝晶体管a2(第二存储电路)为低电阻值的第一存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。另外，利用差动感测运算(differentialsensingoperation)，也可以用来决定随机码中的一个位(onebit)。举例来说，当第一读取电流ir1大于第二读取电流ir2时，otp存储器胞c1可被决定为具有第一存储状态；反之，当第一读取电流ir1小于第二读取电流ir2时，otp存储器胞c1可被决定为具有第二存储状态。请参照图19a，其所绘示为本发明第六实施例otp存储器胞所组成的阵列结构的等效电路图。如图19a，阵列结构由2×2个otp存储器胞c11～c22所组成。基本上，每个otp存储器胞c11～c22的构造类似于图17a。相同地，每一个otp存储器胞c11～c22中皆包括一第一选择晶体管s1、一第二选择晶体管s2、一第一反熔丝晶体管a1与一第二反熔丝晶体管a2、第一开关晶体管w1、第二开关晶体管w2、隔离晶体管o。请参照图19b至图19c，其所绘示为本发明第六实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。以下以otp存储器胞c12为选定存储器胞(selectedmemorycell)来说明。如图19b所示，对选定存储器胞c12进行编程动作时，提供接地电压(0v)至第一位线bl1与第一反相位线提供选择电压vdd至第二字线wl2，提供第二电压v2至第二开关控制线sw2，提供第三电压v3至第二隔离控制线ig2，并同时提供编程电压vpp至第三反熔丝控制线af3与第四反熔丝控制线af4。其中，选择电压vdd约为0.75v～3.6v。编程电压vpp约为3.6v～11v。第二电压v2大于等于选择电压vdd且第二电压v2小于编程电压vpp的3/4(3vpp/4)，亦即vdd≤v2<3vpp/4。第三电压v3大于等于选择电压vdd且第三电压v3小于编程电压vpp的3/4(3vpp/4)，亦即vdd≤v3<3vpp/4。再者，针对未选定存储器胞c11、c21、c22，提供第一电压v1至第二位线bl2与第二反相位线提供接地电压(0v)至第一隔离控制线ig1、第一字线wl1与第一开关控制线sw1，并同时提供接地电压0v至第一反熔丝控制线af1与第二反熔丝控制线af2。其中，第一电压v1大于等于选择电压vdd，且第一电压v1小于编程电压vpp的一半(vpp/2)，亦即vdd≤v1<vpp/2。如图19b所示，选定存储器胞c12中，第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。因此，第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。举例来说，如图19b所示的选定存储器胞c12，第一反熔丝晶体管a1的栅极氧化层未破裂，而第二反熔丝晶体管a2的栅极氧化层破裂。同理，可以依序将otp存储器胞c11、c21、c22设定为选定存储器胞并进行编程动作。详细运作原理不再赘述。当选定存储器胞c12编程动作完成后，可进行读取动作来确认选定存储器胞c12中二个存储电路中的存储状态。如图19c所示，针对选定存储器胞c12进行读取动作时，提供接地电压(0v)至第一位线bl1与第一反相位线，提供选择电压vdd至第二字线wl2，提供第二电压v2至第二开关控制线sw2，提供接地电压(0v)至第二隔离控制线ig2，并同时提供读取电压vr至第三反熔丝控制线af3与第四反熔丝控制线af4。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c11、c21、c22，将第二位线bl2与第二反相位线浮接(floating)，提供接地电压(0v)至第二字线wl2与第二开关控制线sw2，并同时提供接地电压0v至第一隔离控制线ig1、第一反熔丝控制线af1与第二反熔丝控制线af2。在选定存储器胞c12中，由于第一反熔丝晶体管a1的栅极氧化层未破裂，因此于第一位线bl1上接收到数值约为0的第一读取电流，第一反相位线上接收到数值较大的第二读取电流并据以判定第一反熔丝晶体管a1(第一存储电路)为高电阻值的第二存储状态，第二反熔丝晶体管a2(第二存储电路)为低电阻值的第一存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。再者，当存储器胞阵列结构中的4个otp存储器胞c11～c22皆进行编程动作以及读取动作之后，即可产生4个位的随机码，用于puf技术。第七实施例请参照图20a，其所绘示为本发明第七实施例otp存储器胞的俯视图。图20b为本发明第七实施例otp存储器胞沿着aa’方向的剖面图。图20c为本发明第七实施例otp存储器胞的等效电路图。如图20a与图20b所示，otp存储器胞c1制作于p型井区(p-well)pw。p型井区pw的表面具有一栅极氧化层(gateoxidelayer)730。在进行蚀刻工艺(etchingprocess)并在栅极氧化层730上形成开口(openig)后，在p型井区pw的表面下方形成第一掺杂区710与第二掺杂区720。其中，上述二个掺杂区710、720为n型掺杂区。本发明的第七实施例将otp存储器胞c1制作于p型井区pw，然而在此领域的技术人员也可以将otp存储器胞c1制作于n型井区，而二个掺杂区为p型掺杂区，也可以实现本发明。再者，第一栅极715形成于第一掺杂区710与第二掺杂区720之间的栅极氧化层730上方，第一栅极715连接至otp存储器胞c1的字线(wordline)wl。第二栅极725周围为第二掺杂区720，第二栅极725连接至otp存储器胞c1的第一反熔丝控制线af1。第三栅极735周围为第二掺杂区720，第三栅极735连接至otp存储器胞c1的第二反熔丝控制线af2。再者，上述三个栅极715、725、735为多晶硅(poly-silicon)栅极或者金属栅极。另外，第一金属层740经由穿透洞(via)连接至第一掺杂区710，第一金属层740作为otp存储器胞c1的位线(bitline)bl。如图20c所示，第一掺杂区710、第二掺杂区720与第一栅极715形成选择晶体管(selecttransistor)s；第二掺杂区720与第二栅极725形成第一反熔丝晶体管a1；第二掺杂区720与第三栅极735形成第二反熔丝晶体管a2。其中，第一反熔丝晶体管a1的漏极端(drain)与源极端(source)相互连接，第二反熔丝晶体管a2的漏极端(drain)与源极端(source)相互连接。再者，由于漏极端(drain)与源极端(source)相互连接，所以第一反熔丝晶体管a1可视为一电容器(capacitor)。同理，第二反熔丝晶体管a2也可视为另一电容器。再者，选择晶体管s的第一漏源端连接至位线bl，选择晶体管s的栅极端连接至字线wl；第一反熔丝晶体管a1的第一漏源端与第二漏源端连接至选择晶体管s的第二漏源端，第一反熔丝晶体管a1的栅极端连接至第一反熔丝控制线af1；第二反熔丝晶体管a2的第一漏源端与第二漏源端连接至选择晶体管的第二漏源端，第二反熔丝晶体管a2的栅极端连接至第二反熔丝控制线af2。根据本发明的第七实施例，otp存储器胞c1中有二个存储电路，即第一反熔丝晶体管a1与第二反熔丝晶体管a2。当otp存储器胞c1进行编程动作时，第一反熔丝晶体管a1与第二反熔丝晶体管a2会同时承受高电压(voltagestress)，并使得第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层730破裂(rupture)而改变存储状态。在进行读取动作时，依序读取第一反熔丝晶体管a1与第二反熔丝晶体管a2的存储状态，并以第一反熔丝晶体管a1的存储状态做为puf技术的随机码。请参照图21a至图21c，其所绘示为本发明第七实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。如图21a所示，在编程动作时，提供接地电压(0v)至位线bl，提供选择电压vdd至字线wl，并同时提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2。其中，选择电压vdd约在0.75v与(2vpp/3)之间，编程电压vpp约为3.6v～11v。当字线wl接收选择电压vdd，位线bl接收接地电压时，选择晶体管s开启，使得第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。由于编程电压vpp已超过栅极氧化层的耐压范围，所以第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。由于otp存储器胞c1的制造变异，在编程动作时，并无法预测otp存储器胞c1中哪个反熔丝晶体管的栅极氧化层会破裂，因此本发明的otp存储器胞c1可运用于puf技术。举例来说，如图21a所示的otp存储器胞c1，在编程动作时，第一反熔丝晶体管a1的栅极氧化层破裂，而第二反熔丝晶体管a2的栅极氧化层未破裂。再者，当otp存储器胞c1编程动作完成后，可进行二次读取动作来确认二个存储电路中的存储状态。如第21b图所示，在第一次读取动作时，提供接地电压(0v)至位线bl，提供选择电压(selectvoltage)vdd至字线wl，并同时提供读取电压vr至第一反熔丝控制线af1，提供接地电压(0v)至第二反熔丝控制线af2。其中，读取电压vr约为0.75v～3.6v。由于第一反熔丝晶体管a1的栅极氧化层已经破裂，因此在位线bl上接收到大数值的第一读取电流ir1，并据以判定第一反熔丝晶体管a1(第一存储电路)为低电阻值的第一存储状态。如图21c所示，在第二次读取动作时，提供接地电压(0v)至位线bl，提供选择电压(selectvoltage)vdd至字线wl，并同时提供接地电压(0v)至第一反熔丝控制线af1，提供读取电压vr至第二反熔丝控制线af2。由于第二反熔丝晶体管a2的栅极氧化层未破裂，因此在位线bl上接收到数值接近0的第二读取电流ir2，并据以判定第二反熔丝晶体管a2(第二存储电路)为高电阻值的第二存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。根据以上的说明，利用二次的读取动作来分别确认二个存储电路的存储状态，并据以决定随机码中的一个位(onebit)。然而，由于二个存储电路的存储状态为互补的存储状态，所以也可以仅读取单一个存储电路的存储状态，即决定随机码中的一个位。请参照图22a，其所绘示为本发明第七实施例otp存储器胞所组成的阵列结构的等效电路图。阵列结构由2×2个otp存储器胞c11～c22所组成。基本上，每个otp存储器胞c11～c22的构造类似于图20a。相同地，每一个otp存储器胞c11～c22中皆包括一选择晶体管、一第一反熔丝晶体管a1与一第二反熔丝晶体管a2。请参照图22b至图22d，其所绘示为本发明第七实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。以下以otp存储器胞c21为选定存储器胞(selectedmemorycell)来说明。如图22b所示，对选定存储器胞c21进行编程动作时，提供接地电压(0v)至第二位线bl2，提供选择电压vdd至第一字线wl1，并同时提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2。其中，选择电压vdd约在0.75v与(2vpp/3)之间，编程电压vpp约为3.6v～11v。再者，针对未选定存储器胞c11、c12、c22，提供一第一电压v1至第一位线bl1，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第三反熔丝控制线af3与第四反熔丝控制线af4。其中，第一电压v1大于等于选择电压vdd，且第一电压v1小于编程电压vpp的一半(vpp/2)。亦即，vdd≤v1<vpp/2。如图22b所示，选定存储器胞c21中，第一反熔丝晶体管a1与第二反熔丝晶体管a2的栅极氧化层上同时承受了vpp的偏压。因此，第一反熔丝晶体管a1与第二反熔丝晶体管a2其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。举例来说，如图22b所示的选定存储器胞c21，第一反熔丝晶体管a1的栅极氧化层未破裂，而第二反熔丝晶体管a2的栅极氧化层破裂。同理，可以依序将otp存储器胞c11、c12、c22设定为选定存储器胞并进行编程动作。详细运作原理不再赘述。当选定存储器胞c21编程动作完成后，可进行二次读取动作来确认选定存储器胞c21中二个存储电路中的存储状态。如第22c图所示，针对选定存储器胞c21进行第一次读取动作时，提供接地电压(0v)至第二位线bl2，提供选择电压vdd至第一字线wl1，并同时提供读取电压vr至第一反熔丝控制线af1，提供接地电压(0v)至第二反熔丝控制线af2。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c11、c12、c22，将第一位线bl1浮接(floating)，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第三反熔丝控制线af3与第四反熔丝控制线af4。在选定存储器胞c21中，由于第一反熔丝晶体管a1的栅极氧化层未破裂，因此在第一位线bl1上接收到数值约为0的第一读取电流，并据以判定第一反熔丝晶体管a1(第一存储电路)为高电阻值的第二存储状态。如图22d所示，针对选定存储器胞c21进行第二次读取动作时，提供接地电压(0v)至第二位线bl2，提供选择电压vdd至第一字线wl1，并同时提供接地电压0v第一反熔丝控制线af1，提供读取电压vr至第二反熔丝控制线af2。再者，针对未选定存储器胞c11、c12、c22，将第一位线bl1浮接(floating)，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第三反熔丝控制线af3与第四反熔丝控制线af4。在选定存储器胞c21中，由于第二反熔丝晶体管a2的栅极氧化层已经破裂，因此在第一位线bl1上接收到大数值的第二读取电流，并据以判定第二反熔丝晶体管a2(第二存储电路)为低电阻值的第一存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)以及第二反熔丝晶体管a2(第二存储电路)的存储状态决定随机码中的一个位(onebit)，并用于puf技术。根据以上的说明，利用二次的读取动作来分别确认二个存储电路的存储状态，并据以决定随机码中的一个位(onebit)。然而，由于二个存储电路的存储状态为互补的存储状态，所以也可以仅读取单一个存储电路的存储状态，即决定随机码中的一个位。再者，当存储器胞阵列结构中的4个otp存储器胞c11～c22皆进行编程动作以及读取动作之后，即可产生4个位的随机码，用于puf技术。第八实施例请参照图23a，其所绘示为本发明第八实施例otp存储器胞的俯视图。图23b为本发明第八实施例otp存储器胞的等效电路图。如图23a，otp存储器胞c1包括一p型井区pw，且p型井区pw的表面具有一栅极氧化层(未绘示)。otp存储器胞c1中的第一掺杂区810、第二掺杂区820与第三掺杂区830形成于p型井区pw的表面下方。另外，第一栅极812形成于第一掺杂区810与第二掺杂区820之间的栅极氧化层上方，第一栅极812连接至otp存储器胞c1的字线(wordline)wl。第二栅极814、第三栅极816、第四栅极822、第五栅极824周围为第二掺杂区820，第二栅极814连接至otp存储器胞c1的第一反熔丝控制线af1，第三栅极816连接至otp存储器胞c1的第二反熔丝控制线af2，第四栅极822连接至otp存储器胞c1的第三反熔丝控制线af3，第五栅极824连接至otp存储器胞c1的第四反熔丝控制线af4。第六栅极826形成于第二掺杂区820与第三掺杂区830之间的栅极氧化层上方，第六栅极826连接至otp存储器胞c1的字线wl。另外，第一金属层840经由二个穿透洞(via)连接至第一掺杂区810与第三掺杂区域830，第一金属层840作为otp存储器胞c1的位线(bitline)bl。第二金属层842连接至第栅极812与第六栅极826。如图23b所示，第一掺杂区810、第二掺杂区820与第一栅极812形成第一选择晶体管(selecttransistor)s1；第二掺杂区820、第三掺杂区830与第六栅极826形成第二选择晶体管(selecttransistor)s2。第二掺杂区820与第二栅极814形成第一反熔丝晶体管a1；第二掺杂区820与第三栅极816形成第二反熔丝晶体管a2；第二掺杂区820与第四栅极822形成第三反熔丝晶体管a3；第二掺杂区820与第五栅极824形成第四反熔丝晶体管a4。其中，第一反熔丝晶体管a1的漏极端与源极端相互连接，第二反熔丝晶体管a2的漏极端与源极端相互连接，第三反熔丝晶体管a3的漏极端与源极端相互连接，第四反熔丝晶体管a4的漏极端与源极端相互连接。再者，四个熔丝晶体管a1～a4可视为四个电容器。再者，第一选择晶体管s1的第一漏源端连接至位线bl，第一选择晶体管s1的栅极端连接至字线wl；第一反熔丝晶体管a1的第一漏源端与第二漏源端连接至第一选择晶体管s1的第二漏源端，第一反熔丝晶体管a1的栅极端连接至第一反熔丝控制线af1；第二反熔丝晶体管a2的第一漏源端与第二漏源端连接至第一选择晶体管s1的第二漏源端，第二反熔丝晶体管a2的栅极端连接至第二反熔丝控制线af2。第二选择晶体管s2的第一漏源端连接至位线bl，第二选择晶体管s2的栅极端连接至字线wl；第三反熔丝晶体管a3的第一漏源端与第二漏源端连接至第二选择晶体管s2的第二漏源端，第三反熔丝晶体管a3的栅极端连接至第三反熔丝控制线af3；第四反熔丝晶体管a4的第一漏源端与第二漏源端连接至第二选择晶体管s2的第二漏源端，第四反熔丝晶体管a4的栅极端连接至第四反熔丝控制线af4。根据本发明的第八实施例，otp存储器胞c1中有四个存储电路，即第一反熔丝晶体管a1、第二反熔丝晶体管a2、第三反熔丝晶体管a3、第四反熔丝晶体管a4。当otp存储器胞c1进行编程动作时，第一反熔丝晶体管a1、第二反熔丝晶体管a2、第三反熔丝晶体管a3、第四反熔丝晶体管a4会同时承受高电压(voltagestress)，并使得第一反熔丝晶体管a1、第二反熔丝晶体管a2、第三反熔丝晶体管a3、第四反熔丝晶体管a4其中之一的栅极氧化层裂(rupture)而改变存储状态。在进行读取动作时，依序读取第一反熔丝晶体管a1、第二反熔丝晶体管a2、第三反熔丝晶体管a3、第四反熔丝晶体管a4的存储状态，并决定puf技术的随机码。请参照图24a至图24e，其所绘示为本发明第八实施例otp存储器胞用于puf技术时的编程动作以及读取动作的示意图。如图24a所示，在编程动作时，提供接地电压(0v)至位线bl，提供选择电压vdd至字线wl，并同时提供编程电压vpp至第一反熔丝控制线af1、第二反熔丝控制线af2、第三反熔丝控制线af3与第四反熔丝控制线af4。其中，选择电压vdd约在0.75v至(2vpp/3)之间，编程电压vpp约为3.6v～11v。当字线wl接收选择电压vdd，位线bl接收接地电压时，第一选择晶体管s1与第二选择晶体管s2开启，使得第一反熔丝晶体管a1、第二反熔丝晶体管a2、第三反熔丝晶体管a3、第四反熔丝晶体管a4的栅极氧化层上同时承受了vpp的偏压。由于编程电压vpp已超过栅极氧化层的耐压范围，所以第一反熔丝晶体管a1、第二反熔丝晶体管a2、第三反熔丝晶体管a3、第四反熔丝晶体管a4其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。由于otp存储器胞c1的制造变异，在编程动作时，并无法预测otp存储器胞c1中哪个反熔丝晶体管的栅极氧化层会破裂，因此本发明的otp存储器胞c1可运用于puf技术。举例来说，如图24a所示的otp存储器胞c1，在编程动作时，第四反熔丝晶体管a4的栅极氧化层破裂，而第一反熔丝晶体管a1、第二反熔丝晶体管a2、第三反熔丝晶体管a3的栅极氧化层未破裂。再者，当otp存储器胞c1编程动作完成后，可进行四次读取动作来确认四个存储电路中的存储状态。如第24b图所示，在第一次读取动作时，提供接地电压(0v)至位线bl，提供选择电压(selectvoltage)vdd至字线wl，并同时提供读取电压vr至第一反熔丝控制线af1，提供接地电压(0v)至第二反熔丝控制线af2、第三反熔丝控制线af3与第四反熔丝控制线af4。其中，读取电压vr约为0.75v～3.6v。由于第一反熔丝晶体管a1的栅极氧化层未破裂，因此在位线bl上接收到数值约为0的第一读取电流ir1，并据以判定第一反熔丝晶体管a1(第一存储电路)为高电阻值的第二存储状态。如第24c图所示，在第二次读取动作时，提供接地电压(0v)至位线bl，提供选择电压(selectvoltage)vdd至字线wl，并同时提供读取电压vr至第二反熔丝控制线af2，提供接地电压(0v)至第一反熔丝控制线af1、第三反熔丝控制线af3与第四反熔丝控制线af4。其中，读取电压vr约为0.75v～3.6v。由于第二反熔丝晶体管a2的栅极氧化层未破裂，因此在位线bl上接收到数值约为0的第二读取电流ir2，并据以判定第二反熔丝晶体管a2(第二存储电路)为高电阻值的第二存储状态。如图24d所示，在第三次读取动作时，提供接地电压(0v)至位线bl，提供选择电压(selectvoltage)vdd至字线wl，并同时提供读取电压vr至第三反熔丝控制线af3，提供接地电压(0v)至第一反熔丝控制线af1、第二反熔丝控制线af2与第四反熔丝控制线af4。其中，读取电压vr约为0.75v～3.6v。由于第三反熔丝晶体管a3的栅极氧化层未破裂，因此在位线bl上接收到数值约为0的第一读取电流ir3，并据以判定第三反熔丝晶体管a3(第三存储电路)为高电阻值的第二存储状态。如图24e所示，在第四次读取动作时，提供接地电压(0v)至位线bl，提供选择电压(selectvoltage)vdd至字线wl，并同时提供读取电压vr至第四反熔丝控制线af4，提供接地电压(0v)至第一反熔丝控制线af1、第二反熔丝控制线af2与第三反熔丝控制线af3。其中，读取电压vr约为0.75v～3.6v。由于第四反熔丝晶体管a4的栅极氧化层破裂，因此在位线bl上接收到数值较大的第四读取电流ir4，并据以判定第四反熔丝晶体管a4(第四存储电路)为低电阻值的第一存储状态。接着，即可根据第一反熔丝晶体管a1(第一存储电路)、第二反熔丝晶体管a2(第二存储电路)、第三反熔丝晶体管a3(第三存储电路)以及第四反熔丝晶体管a4(第四存储电路的存储状态决定随机码中的二个位(twobit)，并用于puf技术。根据以上的说明，利用四次的读取动作来决定随机码中的二个位。请参照图25a，其所绘示为本发明第八实施例otp存储器胞所组成的阵列结构的等效电路图。如图25a所示，阵列结构由2×2个otp存储器胞c11～c22所组成。基本上，每个otp存储器胞c11～c22的构造类似于图23a。相同地，每一个otp存储器胞c11～c22中皆包括一第一选择晶体管s1、一第二选择晶体管s2、一第一反熔丝晶体管a1、一第二反熔丝晶体管a2、一第三反熔丝晶体管a3与一第四反熔丝晶体管a4。请参照图25b图至图25f，其所绘示为本发明第八实施例otp存储器胞所组成的存储器胞阵列结构用于puf技术时的编程动作以及读取动作的示意图。以下以otp存储器胞c11为选定存储器胞(selectedmemorycell)来说明。如图25b图所示，对选定存储器胞c11进行编程动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，并同时提供编程电压vpp至第一反熔丝控制线af1、第二反熔丝控制线af2、第三反熔丝控制线af3与第四反熔丝控制线af4。其中，选择电压vdd约在0.75v至(2vpp/3)之间，编程电压vpp约为3.6v～11v。再者，针对未选定存储器胞c12、c21、c22，提供一第一电压v1至第二位线bl1，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第五反熔丝控制线af5、第六反熔丝控制线af6、第七反熔丝控制线af7与第八反熔丝控制线af8。其中，第一电压v1大于等于选择电压vdd，且第一电压v1小于编程电压vpp的一半(vpp/2)。亦即，vdd≤v1<vpp/2。如图25b图所示，选定存储器胞c11中，第一反熔丝晶体管a1、第二反熔丝晶体管a2、第三反熔丝晶体管a3与第四反熔丝晶体管a4的栅极氧化层上同时承受了vpp的偏压。因此，第一反熔丝晶体管a1、第二反熔丝晶体管a2、第三反熔丝晶体管a3与第四反熔丝晶体管a4其中之一的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻。举例来说，如图25b图所示的选定存储器胞c11，第一反熔丝晶体管a1的栅极氧化层破裂，而第二反熔丝晶体管a2、第三反熔丝晶体管a3与第四反熔丝晶体管a4的栅极氧化层未破裂。同理，可以依序将otp存储器胞c12、c21、c22设定为选定存储器胞并进行编程动作。详细运作原理不再赘述。当选定存储器胞c11编程动作完成后，可进行四次读取动作来确认选定存储器胞c11中四个存储电路中的存储状态。如第25c图所示，针对选定存储器胞c11进行第一次读取动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，并同时提供读取电压vr至第一反熔丝控制线af1，提供接地电压(0v)至第二反熔丝控制线af2、第三反熔丝控制线af3与第四反熔丝控制线af4。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c12、c21、c22，将第二位线bl2浮接(floating)，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第五反熔丝控制线af5、第六反熔丝控制线af6、第七反熔丝控制线af7与第八反熔丝控制线af8。在选定存储器胞c11中，由于第一反熔丝晶体管a1的栅极氧化层破裂，因此在第一位线bl1上接收到数值较大的第一读取电流，并据以判定第一反熔丝晶体管a1(第一存储电路)为低电阻值的第一存储状态。如第25d图所示，针对选定存储器胞c11进行第二次读取动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，并同时提供读取电压vr至第二反熔丝控制线af2，提供接地电压(0v)至第一反熔丝控制线af1、第三反熔丝控制线af3与第四反熔丝控制线af4。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c12、c21、c22，将第二位线bl2浮接(floating)，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第五反熔丝控制线af5、第六反熔丝控制线af6、第七反熔丝控制线af7与第八反熔丝控制线af8。在选定存储器胞c11中，由于第二反熔丝晶体管a2的栅极氧化层未破裂，因此在第一位线bl1上接收到数值约为0的第二读取电流，并据以判定第二反熔丝晶体管a2(第二存储电路)为高电阻值的第二存储状态。如图25e所示，针对选定存储器胞c11进行第三次读取动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，并同时提供读取电压vr至第三反熔丝控制线af3，提供接地电压(0v)至第一反熔丝控制线af1、第二反熔丝控制线af2与第四反熔丝控制线af4。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c12、c21、c22，将第二位线bl2浮接(floating)，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第五反熔丝控制线af5、第六反熔丝控制线af6、第七反熔丝控制线af7与第八反熔丝控制线af8。在选定存储器胞c11中，由于第三反熔丝晶体管a3的栅极氧化层未破裂，因此在第一位线bl1上接收到数值约为0的第三读取电流，并据以判定第三反熔丝晶体管a3(第三存储电路)为高电阻值的第二存储状态。如图25f所示，针对选定存储器胞c11进行第四次读取动作时，提供接地电压(0v)至第一位线bl1，提供选择电压vdd至第一字线wl1，并同时提供读取电压vr至第四反熔丝控制线af4，提供接地电压(0v)至第一反熔丝控制线af1、第二反熔丝控制线af2与第三反熔丝控制线af3。其中，读取电压vr约为0.75v～3.6v。再者，针对未选定存储器胞c12、c21、c22，将第二位线bl2浮接(floating)，提供接地电压0v至第二字线wl2，并同时提供接地电压0v至第五反熔丝控制线af5、第六反熔丝控制线af6、第七反熔丝控制线af7与第八反熔丝控制线af8。在选定存储器胞c11中，由于第四反熔丝晶体管a4的栅极氧化层未破裂，因此在第一位线bl1上接收到数值约为0的第四读取电流，并据以判定第四反熔丝晶体管a2(第二存储电路)为高电阻值的第二存储状态。综上所述，本发明提出一种用于物理不可复制(puf)技术的otp存储器胞及其阵列结构。在上述的各种实施例中，可以归纳为二种类型的otp存储器胞。请参照图26，其所绘示为第一种类型的otp存储器胞。本发明的第一实施例、第五实施例、第七实施例、第八实施例皆属于第一种类型的otp存储器胞。如图26所示，otp存储器胞c1中包括一选择电路900、一第一反熔丝存储电路902与一第二反熔丝存储电路904。选择电路900连接至一位线bl与一字线wl。另外，选择电路900至少连接至二个反熔丝存储电路。如图26所示，第一反熔丝存储电路902连接至第一反熔丝控制线af1与选择电路900；第二反熔丝存储电路904连接至第二反熔丝控制线af2与选择电路900。由本发明的实施例可知，第一反熔丝存储电路902与第二反熔丝存储电路904在半导体中设计为互相对称的配置。再者，选择电路900包括至少一选择晶体管；且每一个反熔丝存储电路902、904中包括至少一反熔丝晶体管。当然，选择电路900中也可以包括选择晶体管与开关晶体管，而每一个反熔丝存储电路902、904中包括更多的反熔丝晶体管连接至对应的反熔丝控制线。当otp存储器胞c1进行编程动作时，提供选择电压vdd至字线wl，提供接地电压0v至位线bl，提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2。选择电路900提供接地电压0v至第一反熔丝存储电路902与第二反熔丝存储电路904，使得第一反熔丝存储电路902与第二反熔丝存储电路904承受编程电压，并使得第一反熔丝存储电路902与第二反熔丝存储电路904其中之一改变其存储状态。当otp存储器胞c1进行读取动作时，提供选择电压vdd至字线wl，提供接地电压0v至位线bl，提供读取电压vr至第一反熔丝控制线af1，提供接地电压0v至第二反熔丝控制线af2。使得第一反熔丝存储电路902产生第一读取电流至位线bl，用以确认第一反熔丝存储电路902为一第一存储状态或者一第二存储状态，并据以作为puf技术中随机码的一个位。除此之外，也可经由测量存储电路中反熔丝晶体管的栅极氧化层的电压降(voltagedrop)来决定存储电路的存储状态。换句话说，对otp存储器胞c1进行编程动作时，所有的反熔丝存储电路会接收相同的预定电压，使得这些反熔丝存储电路中的其中之一改变存储状态。再者，对otp存储器胞c1进行读取动作时，所有反熔丝存储电路会被读取并记录其存储状态。亦即，所有反熔丝存储电路的破裂状态(rupturedcondition)会被确认。在本发明中，由于制造变异，造成编程otp存储器胞时的各种无法预期的破裂状态发生。因此，随机码即可根据破裂状态来产生。请参照图27，其所绘示为第二种类型的otp存储器胞。本发明的第二实施例、第六实施例皆属于第二种类型的otp存储器胞。otp存储器胞c1中包括一选择电路910、一第一反熔丝存储电路912、一第二反熔丝存储电路914与一隔离电路916。选择电路910连接至一位线bl、一反相位线与一字线wl。选择电路910至少连接至二个反熔丝存储电路。如图27所示，第一反熔丝存储电路912连接于第一反熔丝控制线af1、隔离电路916与选择电路910；第二反熔丝存储电路914连接于第二反熔丝控制线af2、隔离电路916、与选择电路910。由本发明的实施例可知，第一反熔丝存储电路912与第二反熔丝存储电路914在半导体中设计为互相对称的配置。再者，选择电路910包括至少一选择晶体管；且每一个反熔丝存储电路912、914中包括至少一反熔丝晶体管；且隔离电路916包括一隔离晶体管。当然，选择电路中也可以包括选择晶体管与开关晶体管，而每一个反熔丝存储电路902、904中包括更多的反熔丝晶体管连接至对应的反熔丝控制线，隔离电路916包括更多的隔离晶体管。当otp存储器胞c1进行编程动作时，提供选择电压vdd至字线wl，提供接地电压0v至位线bl与反相位线，提供导通电压至隔离控制线ig，提供编程电压vpp至第一反熔丝控制线af1与第二反熔丝控制线af2。隔离电路916连接第一反熔丝存储电路912与第二反熔丝存储电路914。且选择电路910提供接地电压0v至第一反熔丝存储电路912与第二反熔丝存储电路914，使得第一反熔丝存储电路912与第二反熔丝存储电路914承受编程电压，并使得第一反熔丝存储电路912与第二反熔丝存储电路914其中之一改变其存储状态。当otp存储器胞c1进行读取动作时，提供选择电压vdd至字线wl，提供接地电压0v至位线bl以及反相位线，提供读取电压vr至第一反熔丝控制线af1与第二反熔丝控制线af2，提供未导通电压至隔离控制线ig，用以隔离两个反熔丝存储电路912、914。使得第一反熔丝存储电路912产生第一读取电流至位线bl，用以确认第一反熔丝存储电路912为一第一存储状态，使得第二反熔丝存储电路914产生第二读取电流至反相位线，用以确认第二反熔丝存储电路914为一第二存储状态。并以第一反熔丝存储电路912的第一存储状态作为puf技术中随机码的一个位。另外，利用差动感测运算(differentialsensingoperation)来比较otp存储器胞c1中第一读取电流ir1与第二读取电流ir2的大小，也可以用来决定随机码中的一个位(onebit)。相同地，对otp存储器胞c1进行编程动作时，所有的反熔丝存储电路会接收相同的预定电压，使得这些反熔丝存储电路中的其中之一改变存储状态。再者，对otp存储器胞c1进行读取动作时，所有反熔丝存储电路会被读取并记录其存储状态。亦即，所有反熔丝存储电路的破裂状态(rupturedcondition)会被确认。在本发明中，由于制造变异，造成编程otp存储器胞时的各种无法预期的破裂状态发生。因此，随机码即可根据破裂状态来产生。再者，上述的破裂状态(rupturedcondition)可直接用来作为随机码。或者，可进一步处理破裂状态而成为随机码。例如，将破裂状态输入一对应表(look-uptable)后，产生随机码。综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。当前第1页12当前第1页12