具有回跳预防的磁性存储单元存储器的制作方法

本发明的领域一般涉及半导体领域，且尤其涉及具有回跳预防的磁性存储单元存储器。

背景

图1示出在半导体芯片上实现的随机存取存储器的架构的示图。如图1所示，存储器架构包括有多个存储单元的“切片”，每个存储单元为一条特定位线存储一位信息。存储器包括数(n)个此类切片，切片的数量等于从/对所述存储器读取/写入存储器的字的位宽。在读取或写入操作期间，每个切片中相同位置的存储单元被激活。在读取的情形中，被激活的存储单元在其对应位线上提供信息位。在写入的情形中，被激活的存储单元在其对应位线上接收信息位。

在每个切片中，哪个特定相同位置的存储单元将被任意特定存储器存取激活由地址解码器决定。此处，地址解码器接收传入地址，并且作为响应，激活一条字线。由于每条字线耦合至跨所有切片的相同位置的存储单元，因此响应于地址而对一条字线的激活为传入/传出数据字的每一位有效地启用一个数据单元。单个存储器芯片可包括仅一个或多个图1所示的架构的实例。在之后的情形中，地址解码的过程可包括激活和/或去激活遵循图1的架构的存储器的整个区段。

附图

结合以下附图，从以下具体实施方式中可获得对本发明更好的理解，其中：

图1示出存储器电路架构；

图2a示出存储器切片的写入电路的实施例；

图2b(i)和图2b(ii)示出第一回跳机制；

图2c(i)、2c(ii)和2c(iii)示出第二回跳机制；

图3示出存储器写入过程；

图4示出可执行图3的写入过程的电路的第一实施例；

图5示出可执行图3的写入过程的电路的第二实施例；

图6示出根据图3所述的写入过程执行的存储器写入过程的时序图；

图7示出改进的存储器切片写入电路。

图8示出计算机系统。

具体实施方式

图2a示出切片设计的实施例，该切片的存储单元包括诸如自旋转移矩磁随机存取存储器(stt-mram)单元或磁性隧道结(mtj)随机存取存储器单元之类的非易失性存储介质。如本领域已知的，磁性存储单元基于磁化方向存储信息位，该磁化方向被保存在存储单元中(例如，对应于1的一对反平行(anti-parallel)磁化方向或对应0的一对平行磁化方向)。在常见方法中，单元的电阻根据其内部磁化方向而改变。因此，存储单元存储是保持1还是保持0可通过在单元上施加电压并感测流过单元的电流值(或驱动电流流过单元并感测跨单元的电压值)来确定。

图2a的实施例示出用于存储器切片的写入电路(即，出于简明起见，未示出数据读取感测电路)。如图2a中所示，切片包括m个存储单元202_0至202_m-1。位线是差分的，因为存在携带相反极性的数据值的一对位线203_1、203_2。如将在下文描述中变得清楚的，写入存储单元的是“1”还是“0”取决于被驱动流过存储单元的电流的方向。

在其中1将被写入特定存储单元的情形中，最初，该存储单元的字线(wl)被激活，这进而导通存储单元的相应存取晶体管。其他存储单元的字线未被激活，这使其相应存取晶体管保持截止。两组传输门也被启用。对应于“1”的电压水平随后被施加到wrdata输入207并且wrdata使能线208被激活。作为响应，所述drvr_1和q2晶体管导通而drvr_2和q1晶体管截止，这进而在wrdata或“sl”位线203_1上呈现“1”电压水平,并在/wrdata或“bl”位线203_2上呈现“0”电压水平。基于这些电压设定，电流垂直上升(如图2a所示)流过存储单元。

相比之下，在其中0将被写入特定存储单元的情形中，最初，存储单元的字线被激活，这导通存储单元的相应存取晶体管。对应于“0”的电压水平随后被施加到wrdata输入207并且wrdata使能线208被激活。作为响应，drvr_2和q1晶体管导通而drvr_1和q2晶体管截止，这进而在bl位线203_2上呈现“1”电压水平,并且在sl位线203_1上呈现“0”电压水平。”基于这些电压设定，电流被驱动“向下”垂直(如图2a所示)流过存储单元。

图2a的切片的操作带来的问题是被称为“回跳”的现象，在“回跳”现象中，存储单元将保存一数据值，该数据值与旨在被写入存储单元的数据值相反。已知两种不同类型的回跳。以下将参照图2b和图2c连续讨论两种类型。

图2b示出第一类型的回跳问题，其中同样的数据被重写，但存储单元保持相反值。如图2b(i)中所示，“1”正在被写入已存储“1”的存储单元(其内部磁化方向是反平行的)。然而，在大量重写活动的情形中，如图2b(ii)中所示，存储单元内部的磁化方向非期望地“翻转”到平行状态而非保持反平行状态。因此，存储单元保持“0”而非所希望的值“1”。相反错误也可发生其中“0”被重写入已保持“0”的具有平行磁化方向的单元的情形中。

图2c示出第二类型的回跳问题，其中数据的改变是所希望的，但是存数单元保持其原始值。如图2c(i)中所示，存储单元保存“0”，具有内部的平行磁化方向，并且“1”正通过从sl位线被驱动到bl位线的电流而被写入存储单元。如图2c(ii)中所看到的，存储单元立刻作出响应并且翻转到反平行“1”状态。然而再次地，如果写入活动由于被施加过长的时段和/或具有过大的电流幅度而过强，则存储单元可能“翻转回”其原始值，如图2c(iii)中所看到的，其中在存储单元中将观测到原始平行“0”。相应事件可出现在其中当存储单元保存“1”时“0”被写入过重的情形中。

注意，在图2b和2c中，“固定”磁性方向层被绑定至bl侧并指向右边。在其他各实施例中，“固定”磁性方向层可被绑定至sl侧和/或指向左边。

值得一提的是，作为制造公差的结果，不同的存储单元将在不同的情形下展现出回跳。即，存在被制造成同一存储器的许多存储单元的各种特征和特性的某种伸展或分布。结果，如果第一存储单元可能因特定电流量和/或所施加的驱动电流时间而展现回跳，则相同存储器的另一存储单元可能不会展现回跳。此外，将值正确写入到存储单元所需的驱动电流的量(在电流幅度和/或所施加的时间量方面)也可能随不同单元而不同。例如，较弱的驱动电流可能足以使第一存储单元从第一值“翻转”到第二值，但是可能不足以使第二存储单元从第一值“翻转”到第二值。

图3示出旨在避免以上关于图2b和图2c所讨论的两种回跳机制的写入方法。2.回顾图1的讨论：当字被写入存储器时，每个切片中的特定(例如，相同位置的)存储单元被写入。以上关于图2b和2c的讨论指示，当相同的数据被重写入存储单元或当不同数据被写入存储单元时，回跳可能发生。因此，在标称存储器写入的情形中，每个存储单元具有展现出回跳的倾向，无论是驻留在相关单元中的字还是将被写入这些相同单元的字。图3的方法试图消除源自写入过程的潜在的两种类型的回跳。

参考图3的方法，最初，写入电流被设置为某一最小值301。此处，最小写入电流可通过最小化写入电流幅度和/或最小化写入电流时间来确定。根据一个实施例，最小写入电流被设置为一水平，例如，根据源自许多存储单元的统计分析，该水平应被可设置为存储单元的某一近似百分比(例如，存储单元的50％应被设置，存储单元的75％应被设置等等)。在写入电流被设置为最小值后，存在于存储器中的待决写入地址所标定的数据字被从存储器中读出302。

然后对照将被写入存储器中的数据字来按位比较从存储器读取的数据字303。在当前存在于存储器中的值与将被写入存储器中的值之间具有不同数据的位位置将被标记为将通过电流写入过程而被具体写入的位集合304。如此，不会尝试去重写在当前存在于于对应存储单元的数据与将被写入的数据之间具有相同值的位。无法写入这些位对应于正确数据保留在这些单元中(数据不随新字改变)，并且，至关重要地，避免了上文关于图2讨论的第一类型的回跳机制。(即，源于重写相同数据的回跳的可能性被移除。)

在数据要被改变的存储单元被标记的情况下，仅通过使用最初、最弱写入电流对那些单元作出第一写入尝试305。写入电流随后被递增306到下一更高值(例如，在电流幅度和/或所施加驱动电流时间方面)并且字被再次从存储器读取302并对照正在写入的字来按位比较303。理想地，所有刚被写入305的存储单元被正确写入并且刚从存储器读取的字匹配正被写入的字。

然而，归因于以上刚刚描述的制造公差，被具体写入的单元中的一个或多个因较弱的写入电流过弱而没有记录正确的数据是完全可能的。此处，例如，如果初始写入电流被设置为应仅被正确设置为单元的50％的值，则预期刚被写入的单元中的一半将仍保存不正确的数据。

如此，第二次迭代的比较303可能仍产出没有保持正确数据值的位位置。仍保存不正确数据的这些剩下的位位置被再次被标记304并且通过利用下一递增更高的写入电流来写入305。此处，注意，在所述第一次迭代期间被写入但现在通过第二次迭代的比较被确认为保持正确数据的单元不被包括在将被第二次写入的单元集中。因此，每一次迭代，理想地，越来越多的单元保持正确的数据，这对应于越来越少的单元需要被写入。

在实施例中，下一更高的递增电流被设置为某一值，再次地根据统计分析，该某一值应被设置为单元的某一更高百分比。例如，如果第一次迭代的初始最低电流被设置为应设定单元50％的值，则用于第二次迭代的下一递增写入电流可足以设定单元的75％。

再次地，通过先前迭代而被正确写入的单元(第二次迭代的比较揭示了它们现在保存正确数据)在第二次迭代期间不被写入。通过针对下一实际写入活动从被写入的单元集中移除此类单元，如上文参照图2b讨论的，与非改变数据值相关的回跳机制作为可能性被消除。写入序列随着增加写入电流强度向前推进以根据设置单元所需的驱动强度量来设置它们，但是此外，在它们被正确设置后压制针对它们的任何进一步写入活动，由此它们就不展现图2b中的回跳机制。

图3的过程随后继续迭代，且每次迭代将更大的驱动电流施加到逐渐减少的存储单元，直到比较302示出存储在存储器中的字是正确字。在确定正确字已被写入存储器之后，写入过程完成。

图4示出可执行图3的写入过程的电路的第一实施例。除在下文中更详细描述的具体写入电路之外，图4的电路也包括用于读取和写入两者的标称地址解码器401以及用于存储器的标称读取通道402。因此，在标称读取期间，地址被施加到解码器401并且从存储单元阵列403读取的数据字沿读取通道402被提供。注意，存储单元阵列403可以是三维交叉点阵列。

当写入命令被呈现给图4的电路时，写入地址被呈现给解码器401并且存储在存储单元阵列403中的、处于写入地址所标定的位置处的数据字被从阵列403读取并沿读取通道402被呈现。所读取的数据字随后被提供给比较器404，在那里，数据字对照将被写入的数据字来按位比较。比较的结果被提供给有限状态机电路405。

有限状态机电路405确定哪些位地址将使他们的数据值改为写入操作的结果，并继续进行，以通过屏蔽电路406仅针对那些位启用电流驱动电路。这里的屏蔽电路406向每个位单元切片的每个电流驱动器407_1到407_n提供个体启用/禁用信号。即，例如，电流驱动器407_1以第一写入电流向第一切片源出(source)，电流驱动器407_2以第二写入电流向第二片源出，等等。

屏蔽电路406只启用其对应切片包含数据值将随下一写入序列而改变的存储单元的那些电流驱动器。简要参考回图2a，如果每个切片是用类似于图2a中所示的电路来实现的，则每个切片接收其独特的wrdata_en信号208，屏蔽电路406个体地控制该信号以便启用/禁用对字中具体位地址的写入。

有限状态机电路405还控制要施加的写入电流的量。在图4的特定电路中，写入电流量值通过增加电流幅度而增加。如此，有限状态机电路向驱动强度设置电路408通知用于下一写入序列的正确的电流幅度。作为响应，驱动强度设置电路408向对应于正确电流幅度的所有电流驱动器407广播信号。

被屏蔽电路406启用的那些驱动器将在随后通过所指示的电流量来继续驱动其对应的位线。再次地，对于第一迭代，最弱的电流将被驱动。再次简要参考回图2a，注意bl和sl位线两者都被其自己的相应驱动器驱动。即，sl位线203_1被drvr_1和q1驱动，而bl位线203_2被drvr_2和q2驱动。每个驱动器可被视为32×pmos上拉晶体管与32×nmos下拉晶体管的串联耦合。术语“32×”指示晶体管的尺寸，该尺寸进而指示晶体管可源出或汇集(sink)的电流量。

为了使不同驱动电流强度与即时应用的教导相一致，根据一个实施例，图2a中所示的每个32×晶体管替代地由多个较小的晶体管来替换。例如，每个32×晶体管可由四个8×晶体管来替换。四个晶体管中的每一个能被驱动强度设置电路408个体地导通，并且与先前迭代相比，驱动强度的增加因导通一个或多个晶体管而受到影响。例如，用于第一迭代的初始最弱电流通过仅导通一个8×晶体管来确定，随后，用于第二迭代的驱动强度的下一递增通过导通两个8×晶体管来实现，等等。进一步的粒度和/或可配置动态范围可通过具有不同驱动强度的多个晶体管——例如尺寸分别为4×，4×，8×和16×的四个晶体管的组合——来实现。

随后继续整体电路的讨论，在初始写入序列之后，地址解码器和读取通道电路再次被用于从由写入地址标定的地址读取数据字。从存储器读取的数据字随后被施加到比较器404，并且过程重复。如果每个新的位地址保持正确数据，则有限状态机405将向屏蔽电路呈现表示当前没有保持正确数据值的位地址的集合的新数据值。仅用于这些位地址的驱动器将被启用来用于下一写入序列。有限状态机也向驱动强度电路408通知下一更高的电流幅度。因此对于下一写入序列，仅当前保持非正确值的那些位地址将以已升阶的电流幅度来写入。

最后，例如，在数次迭代之后，阵列将完整存储正确字。在正确设置保存非正确数据的最后位的写入序列之后紧接的读取序列上，有限状态机将检测到阵列当前保存正确值，并将结束写入操作。

图5示出另一个实施例，其中替代当前幅度，写入持续时间(例如，按照时钟周期数)被用来实现更强的写入电流。例如，就每个下一迭代，相比于先前迭代，写入电流被施加达额外时钟周期。因此，图5示出可被实现为计数器的写入时间设置电路508(为简单起见，时钟信号线未示出)。

由有限状态机向写入时间设置电路508通知正确的时钟周期数来为下一迭代计数。在写入序列期间，写入时间设置电路向驱动器发送开始产生驱动电流(被屏蔽电路禁用的那些驱动器将忽略此信号)的信号并且开始计算时钟周期。当恰当数目的时钟周期已发出时，写入时间设置电路508将禁止至驱动器的信号，由此关掉它们。再次参考图2，符合时钟周期计数的驱动器的开/关可受逻辑门的影响，该逻辑门在活动计数期间针对每个切片启用wrdata_en信号208，并在计数期满之际禁用wrdata_en信号208。如此，注意，写入时间设置电路508可被直接耦合至屏蔽电路以达到此效果。

图6示出图5的电路的示例时序图。此处，验证阶段621对应于其中数据字被从阵列中读取并对照正被写入的数据字来比较的时间段，以及对应于有限状态机电路用于设置屏蔽和电流时间设置电路所花费的的时间。写入阶段602对应于自刚结束的验证阶段起，写入电流被实际时间到保持非正确数据的存储单元的时间段。注意，在图6的特定示例中，写入阶段随每个下一迭代增加一个时钟周期。在其他实施例中，用于任何下一写入阶段的时间增加可多于一个时钟周期(并且在不同写入阶段上，可以是不同数目的附加时钟周期)。

在各个实施例中，图4和5的实施例可被组合以产生一种电路，其中有限状态机可设置驱动电流和写入时间中的任一者或两者。

在图4和5两者中，个体电流驱动器(例如，图4的电流驱动器407_1，407_2，等等)可被设计成通过对单元的sl和bl线两者施加相同或基本相同的电压而不施加电流到其相应单元(因为其相应单元当前被识别为保存正确数据)。此处，通过使用相同电压偏置sl和bl线，很小/没有电流将流过磁存储区域。图7示出具有用于直接驱动drvr_1的门节点的第一插入与门701和用于直接驱动drvr_2的门节点的第二插入与门702的电路的实施例。

除了通往两个门节点的信号路径流过插入与门701，702，例如，进入每个与门701，702中的第一相应输入的修改，这些信号路径相对于附图2是不变的。

两个与门的第二相应输入被绑在一起且标称地设置为逻辑1，因此电路在操作上与图2a的电路没有不同。然而，如果存储单元被视为未被写入，则屏蔽电路将每个与门的第二相应输入设置为逻辑0(经由/屏蔽(/mask)输入703)以开启drvr_1和drvr_2并将sl和bl两者设置为电源轨道电压。其他实施例可选择替换性地将sl和bl线两者箝制至返回电压(例如，通过向sl和bl线两者上的接地增加箝制晶体管)。

本文所描述的存储器可用于在计算系统中实现例如以下各项中的任一个：高速缓存、系统存储器、非易失性深层存储器、bios非易失性存储器等。

虽然上文实施例涉及具有磁性存储单元的存储器，注意：以上教导可应用于其他电阻性存储器技术(例如，相变存储器)或其中存在制造分布的任何其他存储器技术，在该制造分布中，固定写入电流可适当设置一些存储单元而不适当设置其他存储单元。

图8示出诸如个人计算系统(例如台式或膝上型)或者诸如平板设备或智能手机之类的移动或掌上计算系统的示例性计算系统800的描述。如图8所示，基本计算系统可包含中央处理单元801(其可包括，例如，多个通用处理器核和置于应用处理器或多核处理器上的主存储器控制器)、系统存储器802、显示器803(例如，触摸屏，平板)、本地有线点对点链路(例如，usb)接口804、各种网络i/o功能805(诸如以太网接口和/或蜂窝调制解调器子系统)、无线局域网(例如，wifi)接口806、无线点对点链路(例如，蓝牙)接口807和全球定位系统接口808、各种传感器809_1到809_n(例如，以下中的一个或多个：陀螺仪、加速度计、磁力计、温度传感器、压力传感器、湿度传感器等等)、相机810、电池811、功率管理控制单元812、扬声器和麦克风813、以及音频编码器/解码器814。

应用处理器或多核处理器850可包括其cpu801内的一个或多个通用处理器核815、一个或多个图形处理单元816、存储器管理功能817(例如，存储器控制器)和i/o控制功能元件818。通用处理器核815典型地执行计算系统的操作系统和应用软件。图形处理器单元816典型地执行图形密集功能以，例如，生成被呈现在显示器803上的图形信息。存储控制功能元件817与系统存储器802接口。功率管理控制单元812一般控制系统800的功耗。

触摸屏显示器803、通信接口804-807、gps接口808、传感器809、相机810、以及扬声器/麦克风编解码器813、814中的每一个都可视为相对于整体系统的各种形式的i/o(输入和/或输出)，在合适的情形中，i/o也包括集成外围设备(例如，相机810)。取决于实现，这些i/o组件中的各种组件可被集成在应用处理器/多核处理器850上，或者可位于管芯外或应用处理器/多核处理器850的封装的外部。

本发明的诸实施例可包括上文阐述的各个过程。过程可在机器可执行指令中具体化。指令可以用来使通用处理器或专用处理器执行某些过程。或者，可由包含用于执行这些过程的硬连线逻辑的专用硬件组件，或由被编程的计算机组件和自定义硬件组件的任何组合来执行这些过程。

本发明的诸要素还可以作为用于存储机器可执行指令的机器可读介质来提供。该机器可读介质可包括，但不限于，软盘、光盘、cd-rom、以及磁光盘、闪存、rom、ram、eprom、eeprom、磁卡或光卡、传播介质或适于存储电子指令的其它类型的介质/机器可读介质。例如，本发明可以作为计算机程序来下载，该程序可通过具体化在载波或其它传播介质中的数据信号的方式经由通信链路(例如，调制解调器或网络连接)从远程计算机(例如，服务器)传输到请求计算机(例如，客户机)。

在上述说明书中，已经参考具体示例性实施例描述了本发明。然而，显然可对这些实施例作出各种修改和改变，而不背离如所附权利要求的本发明的更宽泛精神和范围。因此，说明书和附图应被认为是说明性而非限制性意义。