用于执行随机操作的非易失性存储器装置的制作方法

本申请要求于2016年4月7日提交的第10-2016-0042806号韩国专利申请的优先权，所述韩国专利申请的公开通过引用完整包含于此。

这里描述的发明构思的实施例涉及一种非易失性存储器装置，更加具体地，涉及一种执行随机操作的非易失性存储器装置。

背景技术：

无论电力是否被供应到非易失性存储器装置，该装置都能保留存储在其中的数据。闪存装置是非易失性半导体存储器装置的一个示例。闪存装置常用作用于信息装置(诸如，计算机、蜂窝电话、智能电话、数码相机、摄像机、录音机、mp3播放器、个人数字助理(pda)、手持pc、游戏机、传真机、扫描仪和打印机)的存储介质。

非易失性存储器装置可包括片上随机化发生器或片上纠错电路。随机化发生器或纠错电路可与非易失性存储器装置一起被集成在同一芯片(例如，集成电路)上。随机化发生器可随机化将被存储在非易失性存储器装置中的写入数据。纠错电路可通过使用纠错码来校正存储在非易失性存储器装置中的数据的错误。

非易失性存储器装置可被安装在诸如智能电话的移动装置上。因此，需要通过控制片上随机化发生器或片上纠错电路来提高运行速度或降低功耗。

技术实现要素：

本发明构思的实施例提供一种执行具有高速度和低功耗特点的随机化操作的非易失性存储器装置。

在一个方面，本发明构思面向一种非易失性存储器装置，所述非易失性存储器装置包括存储器单元阵列，所述存储器单元阵列包括：多个第一段，具有写入数据；多个第二段，具有定义来自所述多个第一段的编程的段的编程信息。随机化发生器被配置为对写入数据进行随机化。纠错电路被配置为对写入数据执行纠错操作。控制逻辑被配置为确定来自从存储器控制器接收的地址的编程信息，并在编程操作期间基于编程信息的确定来确定是否运行随机化发生器和纠错电路。页缓冲器被配置为在随机化和纠错操作期间存储写入数据和编程信息。

在另一方面，本发明构思面向一种非易失性存储器装置，所述非易失性存储器装置包括存储器单元阵列，所述存储器单元阵列包括：多个第一段，具有写入数据；多个第二段，具有定义来自所述多个第一段的编程的段的编程信息。控制逻辑被配置为：在编程操作期间，基于从存储器控制器接收的地址，确定是否以第一段为单位对写入数据执行随机化操作；在读取操作期间，基于所述多个第二段中的编程信息，确定是否以第一段为单位对从所述多个第一段检索的读取数据执行去随机化操作。

在另一方面，本发明构思面向一种非易失性存储器装置，所述非易失性存储器装置包括存储器单元阵列，所述存储器单元阵列包括：多个第一段，具有写入数据；多个第二段，具有定义来自所述多个第一段的编程的段的编程信息。控制逻辑被配置为：在编程操作期间，基于从存储器控制器接收的地址，确定是否以第一段为单位对写入数据执行纠错操作；在读取操作期间，基于所述多个第二段中的编程信息，确定是否以第一段为单位对从所述多个第一段检索的读取数据执行纠错操作。

附图说明

通过下面结合附图对实施例进行的描述，本总体发明构思的这些和/或其他方面和优点将会变得清楚和更加容易理解，其中：

图1是存储器系统的实施例的示意图。

图2是根据本发明构思的实施例的非易失性存储器装置的示意图。

图3和图4是存储器单元阵列的实施例的示意图。

图5是图2中示出的控制逻辑的实施例的示意图。

图6是根据本发明构思的实施例的非易失性存储器装置的示意图。

图7是根据本发明构思的实施例的对非易失性存储器装置进行编程的方法的流程图。

图8是根据本发明构思的实施例的非易失性存储器装置的编程操作的部分的流程图。

图9是根据本发明构思的实施例的非易失性存储器装置的读取操作的流程图。

图10是根据本发明构思的实施例的非易失性存储器装置的读取操作的部分的流程图。

图11是示出根据本发明构思的实施例的非易失性存储器装置的编程操作的时序图。

图12是示出根据本发明构思的实施例的非易失性存储器装置的读取操作的时序图。

图13是根据本发明构思的实施例的非易失性存储器装置的示意图。

图14是根据本发明构思的实施例的包括非易失性存储器装置的存储卡系统的示意图。

图15是根据本发明构思的实施例的包括非易失性存储器装置的固态硬盘系统的示意图。

图16是根据本发明构思的实施例的应用非易失性存储器装置的用户系统的示意图。

具体实施方式

现在将对本总体发明构思的实施例做出详细参考，在附图中示出本总体发明构思的实施例的示例，其中，相同的参考标记始终表示相同的元件。以下通过参照附图对实施例进行描述以解释本总体发明构思。

图1是存储器系统的实施例的示意图。参照图1，存储器系统10可包括存储器控制器11和非易失性存储器装置(nvm)12。响应于来自主机的控制命令，存储器控制器11可控制非易失性存储器装置12。存储器控制器11可向非易失性存储器装置12提供命令、地址或将被存储的数据。响应于来自存储器控制器11的请求，非易失性存储器装置12可向存储器控制器11提供存储在nvm中的数据。

图2是根据本发明构思的实施例的非易失性存储器装置的示意图。参照图2，在各种实施例中，非易失性存储器装置100可包括存储器单元阵列110、行解码器120、页缓冲器130、随机化发生器140、输入/输出缓冲器150和控制逻辑160。

存储器单元阵列110通过字线wl[0：x-1]连接到行解码器120。存储器单元阵列110可通过位线bl[0：y-1]连接到页缓冲器130。存储器单元阵列110可包括nand单元串。可选地，存储器单元阵列110可包括nor单元。可在与基板垂直或平行的方向上形成nand单元串。存储器单元阵列110可包括被配置为nand单元串的存储器单元。可通过使用位线和字线电压来对存储器单元进行编程、擦除或读取。在一些实施例中，存储器单元阵列110中的各个存储器单元可包括存储至少两个位的多级单元(mlc)。

存储器单元阵列110可包括页(未示出)。这里使用的术语“页”表示连接到公共字线的一组存储器单元。页还可被划分成n个段。每个段可包括存储器单元。根据本发明构思的实施例，以段为组(例如，单位)执行随机化发生器或纠错电路的操作。

例如，当“n”被设置为“4”时，可针对页的四个段中的全部存储器单元执行编程操作。在另一实施例中，可仅针对页中的四个段中的一些段的存储器单元执行编程操作。

由非易失性存储器装置100从存储器控制器接收的行地址ra选择存储器单元阵列110的字线wl[0:x-1]中的至少一个。由非易失性存储器装置100从存储器控制器接收的列地址ca选择选择的页中的至少一个段。页可包括用于存储指示段的存储器单元是否被编程的信息的附加存储器单元。附加存储器单元可形成与上述段不同的段。将参照图3对存储单元阵列110的页和段进行描述。

响应于来自控制逻辑160的命令，行解码器120可选择存储器单元阵列110的页中的一个。响应于来自控制逻辑160的命令，行解码器120可选择字线wl[0:x-1]中的一个。这里使用的术语“选择的页”表示选择连接到选择的字线的存储器单元。

行解码器120可将各种电压施加到字线wl[0:x-1]。在编程操作期间，行解码器120可将编程/校验电压vpgm/vfy供应到选择的字线，并将通过电压vpass供应到每个未选择的字线。在读取操作期间，行解码器120可将选择读取电压vrd供应到选择的字线，并将非选择读取电压vread供应到每个未选择的字线。

页缓冲器130可作为写入驱动器或感测放大器。在编程操作期间，页缓冲器130可具有来自输入/输出缓冲器150的写入数据。在编程操作期间，页缓冲器130可将与将被编程的数据对应的位线电压供应到存储器单元阵列110的选择的位线。在读取操作期间，页缓冲器130可通过位线bl[0:y-1]来感测在选择的段的存储器单元中编程的数据。在读取操作期间，页缓冲器130可将感测的数据输出到输入/输出缓冲器150。

如上所述，页可被划分为多个段。在编程操作期间，根据本发明构思的实施例，页缓冲器130可具有来自控制逻辑160的与任何段的存储器单元是否将被编程有关的信息。页缓冲器130可将信息编程在存储器单元阵列110的附加存储器单元中。

在读取操作期间，根据本发明构思的实施例，页缓冲器130可具有来自存储器单元阵列110的附加存储器单元的与任何段的存储器单元是否被编程有关的信息。页缓冲器130可将信息提供到控制逻辑160。

在编程操作期间，随机化发生器140可随机化将被编程在选择的段的存储器单元中的数据。在读取操作期间，随机化发生器140可针对从选择的段的存储器单元感测并被存储在页缓冲器130中的数据执行去随机化操作。这里使用的术语“去随机化”意思是(例如，通过应用反函数)取消数据的随机性。根据本发明构思的实施例，随机化发生器140可与非易失性存储器装置100一起被集成在同一芯片上。在另一实施例中，随机化发生器140可被包括在控制逻辑160中。

在编程操作期间，随机化发生器140可降低将被写入的数据值中的单个位值(例如，“0”或“1”)出现的次数。因此，存储器单元的阈值电压分布的移位可通过随机化发生器140的随机化操作而被抑制。

随机化发生器140可在编程操作期间执行随机化操作。例如，随机化发生器140可从来自存储器控制器的地址产生种子。随机化发生器140可使用种子产生随机序列(rs)。随机化发生器140通过使用产生的随机序列rs来随机化存储在页缓冲器130中的数据。页缓冲器130可将随机化的数据编程在选择的段的存储器单元中。

随机化发生器140可在读取操作期间执行去随机化操作。随机化发生器140可通过使用曾在随机化操作中使用的随机序列rs来针对存储在页缓冲器130中的读取数据执行去随机化操作。去随机化的数据可通过输入/输出缓冲器150被输出到存储器控制器。

在编程操作期间，输入/输出缓冲器150可向页缓冲器130提供从存储器控制器接收的数据。在读取操作期间，输入/输出缓冲器150可将存储在页缓冲器130中的数据输出到存储器控制器。输入/输出缓冲器150可向控制逻辑160提供从存储器控制器11接收的命令或地址。

响应于来自存储器控制器的命令，控制逻辑160可控制行解码器120、页缓冲器130、随机化发生器140或输入/输出缓冲器150中的一个或多个。在编程操作期间，控制逻辑160可向行解码器120提供从存储器控制器接收的地址以选择页。控制逻辑160可控制输入/输出缓冲器150将写入数据发送到页缓冲器130。控制逻辑160可控制页缓冲器130将写入数据发送到选择的段的存储器单元。

在编程操作期间，控制逻辑160可基于从存储器控制器接收的地址来产生用于确定是否运行随机化发生器140和针对哪些特定段的信号ctrl_f[0:n-1]。信号ctrl_f[0:n-1]可确定是否运行随机化发生器140。这里使用的术语“n”表示页的划分的段的数量。

例如，当“n”是“4”时，控制逻辑160可基于从存储器控制器接收的地址产生信号ctrl_f[0:3]。页可被划分为四个段。如果仅针对第一段的存储器单元执行编程操作，则控制逻辑160可激活信号ctrl_f[0]，并可停用剩余的信号ctrl_f[1:3]。稍后将对控制逻辑160在编程操作期间产生信号ctrl_f[0:3]进行描述。

在编程操作期间，控制逻辑160可将信号ctrl_f[0:n-1]输出到页缓冲器130或随机化发生器140。控制逻辑160可通过将信号ctrl_f[0:n-1]发送到页缓冲器130来将与是否有任何段的存储器单元被编程有关的信息编程在页中的附加存储器单元中。

在编程操作期间，控制逻辑160可控制随机化发生器140，使得存储在页缓冲器130中的写入数据被执行随机化操作。在随机化操作被执行之后，控制逻辑160可控制页缓冲器130将随机化的数据发送到选择的段的存储器单元。

在读取操作期间，控制逻辑160可向行解码器120提供从存储器控制器11接收的地址以选择页。控制逻辑160可控制页缓冲器130将存储在选择的段的存储器单元中的读取数据发送到页缓冲器130。控制逻辑160可控制页缓冲器130将读取数据发送到输入/输出缓冲器150。控制逻辑160可控制输入/输出缓冲器150将读取数据发送到存储器控制器。

与编程操作相比，在读取操作期间，控制逻辑160还可基于信号core_f[0:n-1](而不是从存储器控制器11接收的地址)来产生用于确定是否运行随机化发生器140的信号ctrl_f[0:n-1]。这里使用的术语“n”表示页的划分的段的数量。

例如，当“n”是“4”时，与编程操作相比，控制逻辑160可基于信号core_f[0:3]产生信号ctrl_f[0:3]。页可被划分为四个段。信号ctrl_f[0:3]可指示四个段中的任意一个或多个段的存储器单元是否被编程。稍后将对产生信号core_f[0:3]的处理进行描述。如果仅针对第一段的存储器单元执行编程操作，则控制逻辑160可激活信号ctrl_f[0]，并可停用剩余的信号ctrl_f[1:3]。

在读取操作期间，控制逻辑160可控制随机化发生器140对存储在页缓冲器130中的读取数据执行去随机化操作。在去随机化操作被执行之后，控制逻辑160可控制页缓冲器130或输入/输出缓冲器150将读取数据输出到存储器控制器11。

根据本发明构思的实施例，在nvm的编程或读取期间，可在控制逻辑160的控制下根据页的每个段来执行或跳过随机化发生器140的操作。根据非易失性存储器装置100，编程时间和读取时间可与随机化发生器140的操作被跳过的频率成比例地被降低，因而降低功耗。

图3和图4是存储器单元阵列的实施例的示意图。参照图3和图4，存储器单元阵列110可包括nand单元串。存储器单元阵列110的nand单元串通过串选择晶体管(sst)分别连接到位线bl[0:y-1]。nand单元串通过地选择晶体管gst分别连接到公共源极线csl。

在编程操作期间，编程/校验电压vpgm/vfy被施加到选择的字线(例如，wl[k])。通过电压vpass被施加到每个未选择的字线。在读取操作期间，选择读取电压vrd被施加到选择的字线(例如，wl[k])，非选择读取电压vread被施加到每个未选择的字线。

参照图3，由选择的字线wl[k]选择的页可包括第一区域111或第二区域112。根据实施例，可逻辑地指定第一区域111或第二区域112。在一个示例中，可通过定义每个区域的列地址的范围来逻辑地指定第一区域111或第二区域112或者二者，其中，每个区域的存储器单元彼此物理地邻近。在另一实施例中，每个区域(例如，111或112)的存储器单元是交错的或者不是物理地邻近的。

第一区域111可包括段111a和段111b。段111a和段111b中的每一个可包括存储器单元。在一些实施例中，存储器单元可以是存储至少两个位的多级单元。参照图3，当“n”是“2”时，第一区域111可包括段111a和段111b。参照图4，当“n”是“4”时，第一区域111可包括段111a、段111b、段111c和段111d。回到图3，在编程操作期间，写入数据可被编程在段111a的存储器单元中。随后，不同的写入数据可被编程在段111b的存储器单元中或者可不被编程在段111b的存储器单元中。

第二区域112可包括段112a和段112b。段112a和段112b中的每一个可包括存储器单元。第二区域112中的段的数量与第一区域111中的段的数量相同(例如，第二区域112中的段的数量是“n”)。参照图3，当“n”是“2”时，第二区域112可包括段112a和段112b。参照图4，当“n”是“4”时，第二区域112可包括段112a、段112b、段112c和段112d。

参照图3，与第一区域111中的段111a的存储器单元是否被编程有关的信息可被编程在第二区域112中的段112a的存储器单元中。类似地，与第一区域111中的段111b的存储器单元是否被编程有关的信息可被编程在第二区域112中的段112b的存储器单元中。例如，第二区域112的段112a和段112b可分别对应于第一区域111的段111a和段111b。包括在第二区域112中的每个段中的存储器单元的数量可少于包括在第一区域111中的每个段中的存储器单元的数量。

在读取操作期间，存储在包括在第二区域112的段112a和段112b中的存储器单元的读取数据也可被提供到页缓冲器130。页缓冲器130可响应于提供到它的读取数据而产生信号core_f[0:n-1]，并将信号core_f[0:n-1]发送到控制逻辑160。信号core_f[0:3]可指示第一区域111中的段111a和段111b中的任意一个的存储器单元是否被编程。例如，当“n”是“2”时，在读取操作期间，页缓冲器130可产生信号core_f[0:1]。类似地，当“n”是“4”时，在读取操作期间，页缓冲器130可产生信号core_f[0:3]。

参照图3和图4，第二区域112可被指定为邻近第一区域111。虽然未在图3和图4中示出，但是第二区域112可被包括在第一区域111中。参照图3，选择的页包括被顺序布置在同一行上的段111a、段111b、段112a和段112b。在另一实施例(未在图3中示出)中，选择的页包括被顺序布置在同一行上的段111a、段112a、段111b和段112b。

图3中示出的实施例具有等于“2”的“n”的值。图4中示出的实施例具有等于“4”的“n”的值。然而，本发明构思的实施例可不限于此。例如，当“n”等于“m”时，第一区域111和第二区域112中的每一个可包括m个段。

图5是图2中示出的控制逻辑160的实施例的示意图。参照图5，控制逻辑160可包括地址检查电路161、第一寄存器162、第二寄存器163和选择电路164。如在图5中所示，使用等于“4”的“n”配置控制逻辑160。

参照图4和图5，地址检查电路161可在编程操作期间接收用于选择选择的页中的第一区域111的段111a、段111b、段111c和段111d的地址add[s,t]。在编程操作期间，基于地址add[s,t]，地址检查电路161可确定选择的页的第一区域111中的任何段的存储器单元是否将被编程。地址检查电路161可将确定结果发送到第一寄存器162。

地址检查电路161可在编程操作期间接收编程模式信号pgm_mode。编程模式信号pgm_mode可指示非易失性存储器装置100正在执行编程操作。编程模式信号pgm_mode可在编程操作期间由控制逻辑160产生。在各种实施例中，地址检查电路161仅在编程操作期间运行，除此以外在剩余的操作期间被停用。因此，由于地址add[s,t]的变化而造成的不必要功耗可被降低。

地址检查电路161可根据地址add[s,t]运行如下。当地址add[s,t]全是“0”时，地址检查电路161可确定段111a的存储器单元将被编程。当地址add[s,t]全是“1”时，地址检查电路161可确定段111d的存储器单元将被编程。如果段的数量增加，则地址检查电路161接收的地址的数量可增加。类似地，如果段的数量减少，则地址检查电路161接收的地址的数量可减少。

第一寄存器162可包括与段的数量n相同数量的寄存器。第一寄存器162可在编程操作期间存储地址检查电路161的确定结果。参照图5，当“n”是“4”时，第一寄存器162可包括四个寄存器r1、r2、r3和r4。响应于编程锁存信号pgm_lat，第一寄存器162可存储地址检查电路161的结果。在编程操作期间，当地址检查电路161的结果被输出时，编程锁存信号pgm_lat可由控制逻辑160产生。第一复位信号reset1可在编程操作结束之后由控制逻辑160产生。

第二寄存器163可包括与段的数量n相同数量的寄存器。在读取操作期间，第二寄存器163可具有从页缓冲器130接收的信号core_f[0:n-1]。如上所述，信号core_f[0:n-1]指示与n个段中的任何一个段的存储器单元是否被编程有关的信息。

参照图5，当“n”是“4”时，第二寄存器163可包括四个寄存器r5、r6、r7和r8。响应于读取锁存信号rd_lat，第二寄存器163可通过信号core_f[0:3]存储与四个段111a至段111d中的任何一个段的存储器单元是否被编程有关的信息。在读取操作期间，当信号core_f[0:3]被输出时，读取锁存信号rd_lat可由控制逻辑160产生。第二复位信号reset2可在读取操作结束之后由控制逻辑160产生。

选择电路164可包括与段的数量相同数量的复用器。复用器可接收第一寄存器162或第二寄存器163的输出结果，以输出用于确定是否运行随机化发生器140的信号ctrl_f[0:n-1]。参照图5，当“n”是“4”时，选择电路164可包括四个复用器m1、m2、m3和m4。选择电路164可输出信号ctrl_f[0:3]。

选择电路164可接收编程模式信号pgm_mode或读取模式信号rd_mode。如果编程模式信号pgm_mode被激活，则选择电路164可选择并输出第一寄存器162的内容。如果读取模式信号rd_mode被激活，则选择电路164可选择并输出第二寄存器163的内容。读取模式信号rd_mode被激活指示非易失性存储器装置100正在执行读取操作。响应于读取命令，控制逻辑160可产生读取模式信号rd_mode。

当“n”是“4”时，控制逻辑160可产生用于确定是否针对每次操作(例如，针对每次编程操作和针对每次读取操作)运行随机化发生器140的信号ctrl_f[0:3]。在这个实施例中，与图5中示出的实施例相比，用于确定是否运行随机化发生器140的信号的数量可增加一倍。例如，八个信号ctrl_f_pgm[0:3]和ctrl_f_rd[0:3](图5中未示出)可被产生。如果如在图5中所示，选择电路164被用在控制逻辑160中，则只需要四个信号ctrl_f[0:3]来确定是否运行随机化发生器140。具体地，选择电路164可通过复用编程所需的ctrl信号与读取所需的相应信号来防止信号ctrl_f[0:n-1]不必要地增加。

图6是根据本发明构思的实施例的非易失性存储器装置的示意图。参照图6，非易失性存储器装置200可包括存储器单元阵列210、行解码器220、页缓冲器230、随机化发生器240、纠错电路250、输入/输出缓冲器260和控制逻辑270。在一些实施例中，随机化发生器240、纠错电路250或二者可被包括在控制逻辑270中。非易失性存储器装置200的存储器单元阵列210、行解码器220、页缓冲器230、随机化发生器240和输入/输出缓冲器260与非易失性存储器装置100的存储器单元阵列110、行解码器120、页缓冲器130、随机化发生器140和输入/输出缓冲器150执行相同的功能，因此其描述被省略。

在编程操作期间，纠错电路250可通过使用存储在页缓冲器230中的数据来产生纠错码(ecc)的奇偶校验位。奇偶校验位可与随机化的数据一起被存储在选择的页中。例如，参照图3或图4，奇偶校验位可被存储在第二区域112的存储器单元中。

在读取操作期间，纠错电路250可通过使用选择的页中的存储的奇偶校验位来检测和校正从选择的段读取的数据的错误。在纠错电路250的纠错操作结束之后，随机化发生器240可针对页缓冲器230中的存储的数据执行去随机化操作。

根据本发明构思的实施例，纠错电路250可与非易失性存储器装置200被集成在同一芯片上。

控制逻辑270可与参照图5描述的控制逻辑160执行相同的功能。控制逻辑270可与图5的控制逻辑160包括相同的元件(诸如，地址检查电路161、第一寄存器162、第二寄存器163或选择电路164)。与图2的控制逻辑160相比，控制逻辑270还可控制纠错电路250。

在编程操作期间，基于从存储器控制器接收的地址，控制逻辑270可产生用于确定是否运行随机化发生器240和纠错电路250的信号ctrl_f[0:n-1]。例如，当“n”是“4”时，控制逻辑160可基于从存储器控制器接收的地址产生信号ctrl_f[0:3]。在编程操作期间，控制逻辑270可将信号ctrl_f[0:n-1]输出到页缓冲器230、随机化发生器240、纠错电路250或它们的任何组合。

在编程操作期间，控制逻辑270可控制随机化发生器240对存储在页缓冲器230中的数据执行随机化操作。随后，控制逻辑270可控制纠错电路250对随机化的数据执行纠错操作。在另一实施例中，随机化操作和纠错操作的顺序可彼此互换。被随机化并具有使用纠错操作产生的ecc码的数据可通过页缓冲器230被编程在选择的段的存储器单元中。

与编程操作相比，在读取操作期间，基于信号core_f[0:n-1]，控制逻辑270可产生用于确定是否运行随机化发生器240和纠错电路250的信号ctrl_f[0:n-1]。

在读取操作期间，控制逻辑270可控制纠错电路250对存储在页缓冲器230中的读取数据执行纠错操作。在纠错操作被执行之后，控制逻辑270可控制随机化发生器240对纠错的数据执行去随机化操作。在纠错操作和去随机化操作被执行之后，控制逻辑270可控制页缓冲器230或输入/输出缓冲器260将读取数据输出到存储器控制器。

在另一实施例中，纠错操作和去随机化操作的顺序可依赖于随机化发生器240和纠错电路250在编程操作期间的运行顺序。具体地，当在编程操作期间控制逻辑270运行随机化发生器240，然后运行纠错电路250时，在读取操作期间控制逻辑270可首先运行纠错电路250，然后运行随机化发生器240。相反，当在编程操作期间控制逻辑270运行纠错电路250，然后运行随机化发生器240时，在读取操作期间控制逻辑270可首先运行随机化发生器240，然后运行纠错电路250。

在根据本发明构思的实施例的非易失性存储器装置200中，在编程操作或读取操作期间，随机化发生器240和纠错电路250的操作可在控制逻辑270的控制下根据页的各个段而被执行或被跳过。根据非易失性存储器装置200，当随机化发生器240、纠错电路250或者二者的操作被跳过时，编程时间和读取时间可被降低，因而降低功耗。

图7是根据本发明构思的实施例的对非易失性存储器装置进行编程的方法的流程图。在图7中示出对图6的非易失性存储器装置200进行编程的示例。

在操作s110，非易失性存储器装置200可从存储器控制器接收编程命令、写入数据和地址。响应于编程命令，控制逻辑270可将写入数据提供到页缓冲器230。随后，页缓冲器230中的写入数据被随机化，ecc码在将数据从页缓冲器230发送到存储器单元阵列210之前产生。

在操作s120，控制逻辑270的地址检查电路161可被提供用于确定选择的页的第一区域中的任何段的存储器单元是否是将被编程的存储器单元的地址。控制逻辑的第一寄存器162可存储地址检查电路161的结果(例如，以识别应该被编程的段)。在编程操作期间，基于存储在第一寄存器162中的结果，控制逻辑270可产生用于确定是否运行随机化发生器240和纠错电路250的信号ctrl_f[0:n-1]。信号ctrl_f[0:n-1]可由控制逻辑270发送到随机化发生器240和纠错电路250。

在操作s130，可选择性地随机化存储在页缓冲器中的写入数据，并可对选择性地随机化的写入数据执行纠错操作。将参照图8对操作s130的具体描述进行描述。

在操作s140，可执行随机化操作，并可将纠错的数据编程在存储器单元阵列210中。随后，非易失性存储器装置200的编程操作结束。

图8是根据本发明构思的实施例的非易失性存储器装置的编程操作的部分的流程图。在图8中示出图7的操作s130的进一步细节。

在操作s131，可确定第j段是否被编程。当在编程操作期间第一次进入操作s131时，“j”可以是1。为此，控制逻辑270可确定信号ctrl_f[0]是否被激活。当第j段被编程(例如，s131的决策分支为“是”)时，在操作s132，将被编程在第一段的存储器单元中的写入数据可被随机化发生器240随机化。随后，在操作s133，纠错电路250可对随机化的数据执行纠错操作。随后，执行操作s134。当第j段未被编程(例如，s131的决策分支为“否”)时，跳过操作s132和操作s133，并执行操作s134。如上所述，操作s132和操作s133可彼此互换。

在操作s134，“j”的值可递增。在一个实施例中，计数电路(未示出)可顺序增加信号ctrl_f[i]的“i”的值。控制逻辑270可包括计数电路以确定信号ctrl_f[0:n-1]是否被激活。

在操作s135，如果还没有确定最后的段，则执行操作s131至操作s134。由于“j”从“1”开始，因此如果“j”在操作s135达到“n+1”，则已经对全部的段执行了操作s131至操作s134。当针对最后的段执行操作s131至操作s134时，操作s130结束。当未针对最后的段执行操作s131至操作s134(例如，s135的决策分支为“否”)时，针对下一段执行操作s131。

在图7和图8中示出图6的非易失性存储器装置200的编程操作的示例。当在图7的流程图中的s130的纠错操作被跳过并且图8的流程图的操作s133被跳过时，图7和图8的流程图对应于图2中示出的非易失性存储器装置100的编程操作。

图9是根据本发明构思的实施例的非易失性存储器装置的读取操作的流程图。在图9中示出图6的非易失性存储器装置200的读取操作的示例。

在操作s210，非易失性存储器装置200可从存储器控制器(或通过存储器控制器11从图1的主机)接收读取命令。非易失性存储器装置200可通过输入/输出缓冲器260接收地址信息。响应于读取命令，行解码器220可激活存储器单元阵列210的选择的字线wl[k]。页缓冲器230可读取和存储来自选择的段的数据。在页缓冲器230中的存储的数据被发送到输入/输出缓冲器260之前，可由随机化发生器240和纠错电路250对存储的数据分别执行随机化操作和纠错操作。

在操作s220，响应于来自控制逻辑270的命令，页缓冲器230可将信号core_f[0:n-1]输出到控制逻辑270。如上所述，信号core_f[0:n-1]可指示第一区域111中的任何一个段的存储器单元是否被编程。信号core_f[0:n-1]可被存储在控制逻辑270的第二寄存器163中。

在操作s230，可对存储在页缓冲器230中的读取数据选择性地进行纠错，并可对选择性地纠错的数据执行去随机化操作。将参照图10对操作s230的具体描述进行描述。

在操作s240，可执行纠错操作，并可将去随机化的数据输出到存储器控制器。随后，非易失性存储器装置200的读取操作结束。

图10是根据本发明构思的实施例的非易失性存储器装置的读取操作的部分的流程图。在图10中示出图9的操作s230的具体描述。

在操作s231，做出关于第j段是否被编程的确定。当在读取操作期间第一次进入操作s231时，“j”可以是“1”。控制逻辑270可确定信号ctrl_f[1]是否被激活。当第j段被编程(例如，s231的决策分支为“是”)时，在操作s232，可通过纠错电路250对存储在页缓冲器230中的读取数据执行纠错操作。随后，在操作s233，可通过随机化发生器240对纠错的数据执行去随机化操作。随后，执行操作s234。当第j段未被编程(例如，s231的决策分支为“否”)时，跳过操作s232和操作s233，并执行操作s234。操作s234与图8的操作s134相同，因此省略其描述。如上所述，操作s232和操作s233可彼此互换。

在操作s235，如果还没有确定最后的段，则执行操作s231至操作s234。由于“j”从“1”开始，因此如果“j”在操作s235达到“n+1”，则对全部的段执行了操作s231至操作s234。当针对最后的段执行操作s231至操作s234(例如，s231的决策分支为“是”)时，操作s230结束。当未针对最后的段执行操作s231至操作s234(例如，s231的决策分支为“否”)时，针对下一段执行操作s231。

在图9和图10中示出图9的非易失性存储器装置200的读取操作的示例。当在图9的流程图中的操作s230的纠错操作被跳过并且图10的流程图的操作s232被跳过时，图9和图10的流程图可示出图2中示出的非易失性存储器装置100的读取操作。

图11是示出根据本发明构思的实施例的非易失性存储器装置的编程操作的时序图。将参照图4和图5对图11进行描述。如在图11中所示，当“n”是“4”时，在情况1下第一区域111的全部的段111a至111d的存储器单元被编程，在情况2下第一区域111的段111a至段111d中的一些段的存储器单元被编程。这里使用的术语“pgm”(编程模式)可意味着主机生成的编程命令。“ca”(列地址)可意味着指示选择的页的地址。“ra”(行地址)可意味着用于选择页的地址。在图11中，横轴表示时间轴。

图11的情况1示出第一区域111中的全部的段111a至111d的存储器单元被编程的使用情况。在这种情况下，控制逻辑270可基于ca(图5的add[s,t])激活全部的信号ctrl_f[0:3]。可对将被编程在全部的段111a至段111d的存储器单元中的写入数据顺序执行随机化操作和纠错操作。

图11的情况2示出第一区域111中的段111a至111d中的一些段的存储器单元被编程的使用情况。在这种情况下，控制逻辑270可基于ca(图5的add[s,t])激活全部的信号ctrl_f[0:3]。可对将被编程在一些段111a和段111d的存储器单元中的写入数据顺序执行随机化操作和纠错操作。

参照图11，根据情况2的操作方法，编程时间通过消除段111b和段111c的随机化和ecc校正而被减少，功耗也相应降低。具体地，在图11的情况2中，十个时隙中的两个时隙不消耗功率。

图12是示出根据本发明构思的实施例的非易失性存储器装置的读取操作的时序图。将参照图4对图12进行描述。当“n”是“4”时，情况1示出第一区域111中的全部的段111a至111d中的存储器单元被读取，情况2示出第一区域111中的段111a至111d中的一些段的存储器单元被读取。这里使用的术语“rd”(读取)可意味着主机生成的读取命令。术语“ca”和术语“ra”与上面参照图11的描述相同。在图11中，横轴表示时间轴。

图12的情况1示出第一区域111中的全部的段111a至111d的存储器单元被读取的使用情况。在这种情况下，控制逻辑270可基于信号core_f[0:3]激活全部的信号ctrl_f[0:3]。被编程在全部的段111a至段111d的存储器单元中的数据可被发送到页缓冲器230。可对被发送到页缓冲器230的数据顺序执行纠错操作和去随机化操作。

图12的情况2示出第一区域111中的段111a至111d中的一些段(例如，段111a和段111d)的存储器单元被读取的使用情况。在这种情况下，控制逻辑270可基于信号core_f[0:3]激活全部的信号ctrl_f[0:3]。被编程在全部的段111a和段111d的存储器单元中的数据可被发送到页缓冲器230。可对发送到页缓冲器230的数据顺序执行纠错操作和去随机化操作。

参照图12，根据情况2的操作方法，读取时间通过消除段111b和段111c的ecc校正和去随机化而被减少，功耗也相应降低。

图13是根据本发明构思的实施例的非易失性存储器装置的示意图。参照图13，非易失性存储器装置300可包括存储器单元阵列310、行解码器320、页缓冲器330、纠错电路340(例如，ecc电路)、输入/输出缓冲器350和控制逻辑360。在一些实施例中，纠错电路340可被包括在控制逻辑360中。

非易失性存储器装置300的存储器单元阵列310、行解码器320、页缓冲器330、输入/输出缓冲器350和控制逻辑360与非易失性存储器装置100的存储器单元阵列110、行解码器120、页缓冲器130、输入/输出缓冲器150和控制逻辑160执行相同的功能，因此省略其描述。非易失性存储器装置300的纠错电路340与非易失性存储器装置200的纠错电路250执行相同的功能，因此省略其描述。

参照图13，与图6中示出的非易失性存储器装置200相比，非易失性存储器装置300可不包括随机化发生器240。如参照非易失性存储器装置100所述，非易失性存储器装置300可在编程操作或读取操作期间跳过对页中的各个段的存储器单元的写入数据或读取数据的纠错操作。非易失性存储器装置300可因跳过的操作而减少编程时间或读取时间，因而降低功耗。

图14是根据本发明构思的实施例的包括非易失性存储器装置的存储卡系统的示意图。参照图14，存储卡系统1000包括存储器控制器1100、非易失性存储器装置1200和连接器1300。

存储器控制器1100连接到非易失性存储器装置1200。存储器控制器1100被配置为访问非易失性存储器装置1200。例如，存储器控制器1100被配置为控制非易失性存储器装置1200的包括(但不限于)读取操作、写入操作、擦除操作和后台操作的全部操作。后台操作包括诸如损耗平衡(wear-leveling)管理和垃圾回收的操作。

存储器控制器1100被配置为提供非易失性存储器装置1200和主机之间的接口。存储器控制器1100被配置为驱动用于控制非易失性存储器装置1200的固件。在实施例中，存储器控制器1100可包括诸如(但不限于)随机存取存储器(ram)、处理单元、主机接口、存储器接口和纠错单元的元件。

存储器控制器1100可通过连接器1300与外部装置进行通信。存储器控制器1100可基于特定的通信协议与外部装置(例如，主机)进行通信。例如，存储器控制器1100可通过各种通信协议(诸如(但不限于)通用串行总线(usb)、多媒体卡(mmc)、emmc(嵌入式mmc)、外围组件互连(pci)、pci-express(pci-e)、先进技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小磁盘接口(esdi)、集成驱动电子电路(ide)、火线、通用闪存(ufs)以及非易失性存储器标准(nvme))中的至少一个来与外部装置进行通信。在实施例中，上述标准所定义的写入命令可包括写入数据的大小信息。

非易失性存储器装置1200可使用各种非易失性存储器装置(诸如(但不限于)电可擦除可编程rom(eeprom)、nand闪存、nor闪存、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)和自旋扭矩磁性ram(stt-mram))来实现。

在实施例中，存储器控制器1100或非易失性存储器装置1200可被集成在单个半导体装置中。在实施例中，存储器控制器1100或非易失性存储器装置1200可被集成在单个半导体装置中以形成固态硬盘(ssd)。存储器控制器1100或非易失性存储器装置1200可被集成在单个半导体装置中以形成存储卡。例如，存储器控制器1100或非易失性存储器装置1200可被集成在单个半导体装置中以形成存储卡，诸如(但不限于)，pc卡(例如，个人计算机存储卡国际协会(pcmcia)卡)、致密闪存卡(cf)、智能媒体卡(例如，sm或smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、mmcmicro或emmc)、sd卡(例如，sd、minisd、microsd或sdhc)和通用闪存(ufs)。

图15是根据本发明构思的实施例的包括非易失性存储器装置的固态硬盘系统的示意图。参照图15，固态硬盘(ssd)系统2000包括主机2100和ssd2200。ssd2200可通过信号连接器2001与主机交换信号，并可通过电力连接器2002被供应电力。ssd2200包括ssd控制器2210、多个非易失性存储器装置2221至非易失性存储器装置222n、辅助电源2230、缓冲存储器2240。响应于来自主机2100的信号，ssd控制器2210可控制非易失性存储器装置2221至非易失性存储器装置222n。

辅助电源2230通过电源连接器2002连接到主机2100。可从主机2100向辅助电源2230充电。当从主机2100不平稳地供应电力时，辅助电源2230可为ssd系统2000供电。例如，辅助电源2230可具有过度的纹波和噪声。辅助电源2230可被放置在ssd2200的内部或外部。例如，辅助电源2230可被安装在主电路板上，以将辅助电力供应到ssd2200。在一个实施例中，主机2100和ssd2200被附接到主板。

缓冲存储器2240用作ssd2200的缓冲存储器。例如，缓冲存储器2240可暂时存储从主机2100或从非易失性存储器装置2221至非易失性存储器装置222n接收的数据，或可暂时存储非易失性存储器装置2221至非易失性存储器装置222n的元数据(例如，映射表)。缓冲存储器2240可包括诸如dram和静态ram(sram)的易失性存储器或诸如fram、reram、sst-mram和pram的非易失性存储器。

图16是根据本发明构思的实施例的应用非易失性存储器装置的用户系统的示意图。参照图16，用户系统3000可包括应用处理器3100、存储器模块3200、网络模块3300、存储模块3400和用户接口3500。

应用处理器3100可驱动用户系统3000的元件(例如，操作系统)。在实施例中，应用处理器3100可包括用于控制用户系统3000的元件的控制器、图形引擎或各种接口。应用处理器3100可被包括在片上系统(soc)封装中。

存储器模块3200可用作用户系统3000的主存储器、工作存储器、缓冲存储器或高速缓存。存储器模块3200可包括诸如dram和sram的易失性存储器或诸如fram、reram、mram和pram的非易失性存储器。

网络模块3300可与外部装置进行通信。例如，网络模块3300可支持无线通信(诸如，码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作性(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙和无线显示(wi-di))。在实施例中，网络模块3300可被包括在应用处理器3100中。

存储模块3400可存储数据。例如，存储模块3400可存储从应用处理器3100接收的数据。可选地，存储模块3400可向应用处理器3100提供存储在其中的数据。在实施例中，存储模块3400可使用诸如eeprom、nand闪存、nor闪存、pram、reram、feram和stt-mram的非易失性半导体性存储器装置来实现。

用户接口3500可包括将数据或命令输入到应用处理器3100或将数据输出到外部装置的接口。例如，用户接口3500可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器和振动传感器的用户输入接口。用户接口3500还可包括诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、发光二极管(led)、扬声器和电机的用户输出接口。

可根据各种不同的封装技术中的任何一种来封装非易失性存储器装置、卡控制器和存储卡。例如，可通过使用诸如层叠封装(pop)、芯片级封装(csp)、塑料双列直插式封装(pdip)、陶瓷双列直插式封装(cerdip)、薄型方形扁平封装(tqfp)、窄间距小外形封装(ssop)、薄型小外形封装(tsop)、晶圆级制造封装(wfp)、以及晶片级加工的堆叠式封装(wsp)的封装来对根据本发明构思的实施例的闪存装置和/或存储器控制器进行封装。

根据本发明构思的实施例，非易失性存储器装置可在编程操作或读取操作期间根据页中的段分别控制随机化发生器或纠错电路的操作，因而提高运行速度并降低功耗。

虽然已经示出和描述了本总体发明构思的一些实施例，但是本领域技术人员将理解，在不脱离由权利要求和它们的等同物限定范围的本总体发明构思的原理和精神的情况下，可对这些实施例做出改变。