技术特征：
技术总结
本公开涉及非易失性存储器修复电路。一种集成电路包含片上闪存存储器、EEPROM、高速缓冲存储器和修复控制器。当在闪存存储器中检测到缺陷地址时，将要存储于缺陷地址的已排入数据(data slotted)由修复控制器存储于EEPROM中。高速缓冲存储器包括内容可寻址存储器(CAM)，CAM检查读地址与带缺陷的存储器地址，并且如果存在匹配，则存储于EEPROM中的数据被移至高速缓冲，使得它能够代替存储于闪存存储器的有缺陷位置的数据而被输出。存储器修复系统不需要任何熔丝，闪存也不需要包含冗余的行或列。此外，缺陷地址还能够被即时检测并修复。
技术研发人员：何学文;耿晓祥;张雷
受保护的技术使用者：恩智浦美国有限公司
技术研发日：2017.04.19
技术公布日：2018.11.02