本申请享有以日本专利申请2017-49983号(申请日：2017年3月15日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本发明的实施方式涉及一种半导体存储装置。
背景技术：
已知一种具有电阻变化元件的半导体存储装置。
技术实现要素：
本发明的实施方式提供一种能够相对于动作环境稳固地确保自参照方式中的读出裕度的半导体存储装置。
实施方式的半导体存储装置具备存储单元、读出放大器、第1晶体管、第2晶体管、及开关电路。所述存储单元包含能够保存数据的电阻性存储元件。所述读出放大器从所述存储单元读出数据。所述第1晶体管及所述第2晶体管并联连接在电连接于所述存储单元的第1节点与电连接于所述读出放大器的第2节点之间，包含被供给第1电压的栅极，且具有互不相同的尺寸。所述开关电路经由所述第1晶体管或所述第2晶体管中的任一晶体管，将所述第1节点及所述第2节点之间电连接。所述读出放大器将第1电流与第2电流进行比较，所述第1电流经由所述第1晶体管被供给到所述存储单元，所述第2电流经由所述第2晶体管以与所述第1电流不同的时序被供给到所述存储单元。
附图说明
图1是用来说明第1实施方式的半导体存储装置的构成的框图。
图2是用来说明第1实施方式的半导体存储装置的存储单元的构成的示意图。
图3是用来说明第1实施方式的半导体存储装置的读出放大器及写入驱动器的构成的电路图。
图4是用来说明第1实施方式的半导体存储装置的读出动作的流程图。
图5是用来说明第1实施方式的半导体存储装置的读出动作的时序图。
图6是用来说明第1实施方式的半导体存储装置的第1读出动作的示意图。
图7是用来说明第1实施方式的半导体存储装置的第2读出动作的示意图。
图8是用来说明第1实施方式的半导体存储装置的比较动作的表格。
图9是用来说明相关技术的电路图。
图10是用来说明相关技术的图解。
图11是用来说明第1实施方式的半导体存储装置的效果的图解。
图12是用来说明第1实施方式的第1变化例的半导体存储装置的效果的图解。
图13是用来说明第1实施方式的第2变化例的半导体存储装置的构成的电路图。
图14是用来说明第1实施方式的第3变化例的半导体存储装置的构成的电路图。
具体实施方式
以下，参照附图，对实施方式进行说明。另外，在以下说明中，对于具有同一功能及构成的构成要素，标注共通的参照符号。此外，在区分具有共通的参照符号的多个构成要素的情况下，对该共通的参照符号标注后缀而进行区分。另外，在不需要对多个构成要素进行特别区分的情况下，仅对该多个构成要素标注共通的参照符号，而不标注后缀。
1.第1实施方式
对第1实施方式的半导体存储装置进行说明。
1.1关于构成
首先，对第1实施方式的半导体存储装置的构成进行说明。
1.1.1.关于半导体存储装置的构成
第1实施方式的半导体存储装置是例如使用磁阻效应(mtj：magnetictunneljunction，磁隧道接面)元件作为电阻性存储元件的利用垂直磁化方式的磁存储装置。
图1是表示第1实施方式的半导体存储装置1的构成的框图。如图1所示，半导体存储装置1具备存储单元阵列11、电流吸收器12、读出放大器及写入驱动器(sa/wd)13、行解码器14、页缓冲器15、输入输出电路16、以及控制部17。
存储单元阵列11具备与行(row)及列(column)建立对应关系的多个存储单元mc。而且，位于同一行的存储单元mc连接于同一字线wl，位于同一列的存储单元mc的两端连接于同一位线bl及同一源极线/bl。
电流吸收器12连接于位线bl及源极线/bl。电流吸收器12在数据的写入及读出等动作中，将位线bl或源极线/bl设为接地电位。
sa/wd13连接于位线bl及源极线/bl。sa/wd13经由位线bl及源极线/bl对动作对象的存储单元mc供给电流，从而对存储单元mc进行数据的写入。此外，sa/wd13经由位线bl及源极线/bl对动作对象的存储单元mc供给电流，从而对存储单元mc进行数据的读出。更具体来说，sa/wd13内的写入驱动器wd对存储单元mc进行数据的写入。此外，sa/wd13内的读出放大器sa从存储单元mc进行数据的读出。
行解码器14经由字线wl与存储单元阵列11连接。行解码器14对指定存储单元阵列11的行方向的行地址进行解码。而且，根据解码结果选择字线wl，并对所选择的字线wl施加数据的写入及读出等动作所需的电压。
页缓冲器15将写入到存储单元阵列11内的数据、及从存储单元阵列11读出的数据以被称为页的数据单位暂时地保存。
输入输出电路16将从半导体存储装置1的外部接收到的各种信号发送到控制部17及页缓冲器15，并将来自控制部17及页缓冲器15的各种信息发送到半导体存储装置1的外部。
控制部17与电流吸收器12、sa/wd13、行解码器14、页缓冲器15、及输入输出电路16连接。控制部17按照输入输出电路16从半导体存储装置1的外部接收到的各种信号，控制电流吸收器12、sa/wd13、行解码器14、及页缓冲器15。
1.1.2.关于存储单元的构成
其次，使用图2，对第1实施方式的半导体存储装置的存储单元的构成进行说明。图2是用来说明第1实施方式的半导体存储装置1的存储单元mc的构成的示意图。
如图2所示，存储单元mc例如包含选择晶体管21及磁阻效应元件22。选择晶体管21设置为在针对磁阻效应元件22的数据写入及读出时控制电流的供给及停止的开关。磁阻效应元件22包含所积层的多个膜，能够通过使电流在垂直于膜面的方向上流动，而将电阻值切换为低电阻状态及高电阻状态。磁阻效应元件22作为电阻性存储元件发挥功能，所述电阻性存储元件能够通过其电阻状态的变化而写入数据，且能够非易失性地保存、读出所写入的数据。
选择晶体管21例如包含连接于源极线/bl的第1端、连接于磁阻效应元件22的第1端的第2端、及连接于字线wl的栅极。字线wl例如共通连接于在存储单元阵列11的行方向上排列的其他存储单元mc(未图示)的选择晶体管21(未图示)的栅极。字线wl例如在存储单元阵列11的列方向上排列。源极线/bl在存储单元阵列11的行方向上延伸，例如共通连接于在存储单元阵列11的列方向上排列的其他存储单元mc(未图示)的选择晶体管21(未图示)的第1端。
磁阻效应元件22的第2端例如连接于位线bl。位线bl在存储单元阵列11的行方向上延伸，例如共通连接于在存储单元阵列11的列方向上排列的其他存储单元mc(未图示)的磁阻效应元件22(未图示)的第2端。位线bl及源极线/bl例如在存储单元阵列11的列方向上排列。
1.1.3.关于磁阻效应元件的构成
其次，继续使用图2，对第1实施方式的半导体存储装置的磁阻效应元件的构成进行说明。
磁阻效应元件22具备存储层23、隧道势垒层24、及参照层25。磁阻效应元件22是依次积层存储层23、隧道势垒层24、及参照层25而构成。磁阻效应元件22是存储层23及参照层25的磁化方向(magnetizationorientation)分别相对于膜面朝向垂直方向的垂直磁化型mtj元件。
存储层23是在垂直于膜面的方向上具有易磁化轴方向的强磁性层，例如包含钴铁硼(cofeb)或硼化铁(feb)。存储层23具有朝向选择晶体管21侧、参照层25侧的任一方向的磁化方向。存储层23的磁化方向以与参照层25相比容易反转的方式设定。
隧道势垒层24是非磁性的绝缘膜，例如包含氧化镁(mgo)。
参照层25是在垂直于膜面的方向上具有易磁化轴方向的强磁性层，例如包含钴铂(copt)、钴镍(coni)、或钴钯(copd)。参照层25的磁化方向被固定。另外，所谓“磁化方向被固定”是指磁化方向不会因能使存储层23的磁化方向反转的大小的电流而变化。存储层23、隧道势垒层24、及参照层25构成磁隧道接面。
另外，在第1实施方式中，采用自旋注入写入方式，该自旋注入写入方式是直接使写入电流在这种磁阻效应元件22中流动并通过该写入电流控制存储层23的磁化方向。磁阻效应元件22能够根据存储层23及参照层25的磁化方向的相对关系是平行或反平行，而采取低电阻状态及高电阻状态中的任一状态。
如果使图2中的箭头a1的方向、即从存储层23朝向参照层25的写入电流在磁阻效应元件22中流动，那么存储层23及参照层25的磁化方向的相对关系成为平行。在该平行状态的情况下，磁阻效应元件22的电阻值变低，而磁阻效应元件22被设定为低电阻状态。该低电阻状态被称为“p(parallel，平行)状态”，例如规定为数据"0"的状态。
如果使图2中的箭头a2的方向、即从参照层25朝向存储层23的写入电流在磁阻效应元件22中流动，那么存储层23及参照层25的磁化方向的相对关系成为反平行。在该反平行状态的情况下，磁阻效应元件22的电阻值变高，磁阻效应元件22被设定为高电阻状态。该高电阻状态被称为“ap(anti-parallel，反平行)状态”，例如规定为数据"1"的状态。
另外，在以下说明中，按照所述数据的规定方法进行说明，但数据"1"及数据"0"的规定方法并不限于所述示例。例如，也可以将p状态规定为数据"1"，将ap状态规定为数据"0"。
1.1.4关于读出放大器的构成
其次，对第1实施方式的半导体存储装置的读出放大器的构成进行说明。图3是用来说明第1实施方式的半导体存储装置的读出放大器及写入驱动器的构成的电路图。
如图3所示，写入驱动器wd例如经由位线bl连接于存储单元mc的第1端，经由源极线/bl连接于存储单元mc的第2端。对写入驱动器wd输入信号we。信号we例如是在对存储单元mc写入数据"0"、及数据"1"时共通地输入到写入驱动器wd的信号。
存储单元mc的第1端经由位线bl连接于节点n0。而且，存储单元mc经由节点n0及int，而与读出放大器sa连接。在节点n0及int之间，并联地设置经由串联连接的晶体管tr1、tr2、及tr3的电流路径、及经由串联连接的晶体管tr4、tr5、及tr6的电流路径。晶体管tr1～tr6例如具有n通道的极性。晶体管tr1、tr3、tr4、及tr6具有在将经由晶体管tr2及tr5中的一晶体管的电流路径连接期间将经由另一晶体管的电流路径切断的功能。也就是说，作为用来形成电流路径的开关电路发挥功能，所述电流路径经由晶体管tr2及tr5中的任一晶体管将节点n0及int之间连接。另外，晶体管tr1、tr3、tr4、及tr6也可以具有将经由晶体管tr2及tr5中的任一晶体管的电流路径均同时切断的功能。
具体来说，晶体管tr1包含连接于节点n0的第1端、连接于晶体管tr2的第1端的第2端、及被供给信号re1的栅极。晶体管tr2包含连接于晶体管tr3的第1端的第2端、及被供给电压vclmp的栅极。晶体管tr3包含连接于节点int的第2端、及被供给信号re的栅极。
此外，晶体管tr4包含连接于节点n0的第1端、连接于晶体管tr5的第1端的第2端、及被供给信号re2的栅极。晶体管tr5包含连接于晶体管tr6的第1端的第2端、及被供给电压vclmp的栅极。晶体管tr6包含连接于节点int的第2端、及被供给信号re的栅极。
电压vclmp例如大于晶体管tr2及tr5的阈值电压vth。晶体管tr2及tr5当大于电压vclmp的电压被供给到晶体管tr2及tr5各自的第2端时，分别将电压(vclmp－vth)传送到第1端。另外，晶体管tr2及tr5的晶体管的尺寸不同。晶体管的尺寸例如包含栅极宽度w及栅极长度l。晶体管的尺寸也可以由栅极宽度w相对于栅极长度l的比例(w/l)表示。在第1实施方式的示例中，例如，晶体管tr2的尺寸(w/l)n大于晶体管tr5的尺寸(w/l)m((w/l)n＞(w/l)m)。
读出放大器sa包含连接于节点int的输入端、及连接于节点n3的输出端。此外，读出放大器sa包含晶体管tr7、tr8、tr9、tr10、tr11、tr12、tr13、tr14、tr15、tr16、tr17、tr18、tr19、tr20、tr21、tr22、及tr23。晶体管tr9、tr10、tr12、及tr14～tr19例如具有n通道的极性。晶体管tr7、tr8、tr11、tr13、及tr20～tr23例如具有p通道的极性。
晶体管tr7及tr8构成包含连接于节点int的第1端、及连接于节点int2的第2端的电流镜电路cm。具体来说，晶体管tr7包含连接于节点int的第1端及栅极、以及被供给电压vdd的第2端。晶体管tr8包含连接于节点int2的第1端、被供给电压vdd的第2端、及连接于节点int的栅极。电压vdd例如大于电压vclmp。
晶体管tr9包含连接于节点int2的第1端及栅极、以及接地的第2端。
晶体管tr10包含连接于节点int2的第1端、连接于节点n1的第2端、及被供给信号sw1的栅极。晶体管tr11包含连接于节点int2的第1端、连接于节点n1的第2端、及被供给信号sw1n的栅极。
晶体管tr12包含连接于节点int2的第1端、连接于节点n2的第2端、及被供给信号sw2的栅极。晶体管tr13包含连接于节点int2的第1端、连接于节点n1的第2端、及被供给信号sw1n的栅极。
晶体管tr14～tr23构成包含连接于节点n1的第1输入端、连接于节点n2的第2输入端、及连接于节点n3或n4的输出端的比较电路comp。在图3中，将输出端连接于节点n3的情况作为一例表示。
具体来说，晶体管tr14包含接地的第1端、连接于晶体管tr16的第1端的第2端、及连接于节点n1的栅极。晶体管tr15包含接地的第1端、连接于晶体管tr17的第1端的第2端、及连接于节点n2的栅极。晶体管tr14的栅极及晶体管tr15的栅极也分别作为保存节点n1及n2的电压值的电容器发挥功能。
晶体管tr16包含连接于晶体管tr18的第1端的第2端、及被供给信号se的栅极。晶体管tr17包含连接于晶体管tr19的第1端的第2端、及被供给信号se的栅极。
晶体管tr18包含连接于节点n3的第2端、及连接于节点n4的栅极。晶体管tr19包含连接于节点n4的第2端、及连接于节点n3的栅极。
晶体管tr20包含连接于节点n3的第1端、被供给电压vdd的第2端、及连接于节点n4的栅极。晶体管tr21包含连接于节点n4的第1端、被供给电压vdd的第2端、及连接于节点n3的栅极。
晶体管tr22包含连接于节点n3的第1端、被供给电压vdd的第2端、及被供给信号se的栅极。晶体管tr23包含连接于节点n4的第1端、被供给电压vdd的第2端、及被供给信号se的栅极。
另外，在图3的示例中，对读出放大器sa的输出端连接于节点n3的情况进行了说明，但并不限于此，输出端也可以连接于节点n4。
1.2关于动作
其次，对第1实施方式的半导体存储装置的动作进行说明。
1.2.1关于读出动作
对第1实施方式的半导体存储装置的读出动作进行说明。第1实施方式的半导体存储装置的读出动作应用自参照方式。自参照方式是如下方式，即，将从同一存储单元mc写入读出对象的数据时的读出结果与写入预先规定的数据时的读出结果进行比较。然后，判定该比较的结果是读出对象的数据为数据"0"或"1"中的哪一个值。
图4是用来说明第1实施方式的半导体存储装置的基于自参照方式的读出动作的流程图。在以下说明中，将成为对存储单元mc写入、读出的对象的数据称为“对象数据”。此外，将作为预先规定的数据而写入到存储单元mc的数据称为“特定数据”。另外，在第1实施方式中，特定数据应用数据"0"。
如图4所示，在步骤st10中，读出放大器sa从存储单元mc读出对象数据。在以下说明中，也将该读出动作称为“第1读出动作”。
在步骤st20中，读出放大器sa将与基于所读出的对象数据的电流对应的信息作为节点n1的电压电平进行保存。
在步骤st30中，写入驱动器wd对存储单元mc写入特定数据。由此，对象数据从存储单元mc消失。
在步骤st40中，读出放大器sa从存储单元mc读出特定数据。在以下说明中，也将该读出动作称为“第2读出动作”。
在步骤st50中，读出放大器sa将与基于所读出的特定数据的电流对应的信息作为节点n2的电压电平进行保存。
在步骤st60中，读出放大器sa将与基于对象数据的电流对应的电压以及与基于特定数据的电流对应的电压进行比较。读出放大器sa基于比较的结果，判定对象数据为数据"0"或"1"中的哪一个值。
通过以上所述，利用自参照方式的读出动作结束。
图5是用来说明第1实施方式的半导体存储装置的读出动作的时序图。在图5中，表示图3所示的供给到sa/wd13的各种信号与读出动作的关系。此外，图6及图7分别是用来说明第1实施方式的半导体存储装置的第1读出动作及第2读出动作的示意图。此外，图8是用来说明第1实施方式的半导体存储装置的比较动作的表格。在以下说明中，一边按照图5的时序图并适当参照图6～图8，一边对读出动作进行说明。
如图5所示，从时刻t1到时刻t3执行第1读出动作。
具体来说，在时刻t1，通过供给"h(high，高)"电平的信号re，从而晶体管tr3及tr6成为接通状态。此外，通过供给"h"电平的信号re1，从而晶体管tr1成为接通状态。另一方面，通过供给"l(low，低)"电平的信号re2，从而晶体管tr4成为断开状态。由此，将节点int及n0连接的电流路径中经由晶体管tr1～tr3的电流路径电连接，但经由晶体管tr4～tr6的电流路径电切断。也就是说，对节点n0经由晶体管tr1～tr3传送电压(vclmp－vth)。此外，通过供给"h"电平的信号sw1及"l"电平的信号sw1n，从而晶体管tr10及tr11成为接通状态。另一方面，通过供给"l"电平的信号sw2及"h"电平的信号sw2n，从而晶体管tr12及tr13成为断开状态。由此，节点n1与节点int2电连接，但节点n2与节点int2电切断。
通过以如上方式动作，如图6所示，在存储单元mc中，第1读出电流icell1在经由晶体管tr1～tr3的电流路径流动。此外，电流镜电路cm将第1读出电流icell1的镜像电流icell1m供给到节点int2。镜像电流icell1m由晶体管tr9进行电压转换，并传送到节点n1。
返回到图5，继续对自参照方式的读出动作进行说明。
在时刻t2，通过供给"l"电平的信号sw1及"h"电平的信号sw1n，从而晶体管tr10及tr11成为断开状态。由此，完成对节点n1供给镜像电流icell1m，而将与第1读出电流icell1建立了对应关系的电压保存在节点n1。
在时刻t3，通过供给"l"电平的信号re，从而晶体管tr3及tr6成为断开状态。此外，通过供给"l"电平的信号re1，从而晶体管tr1成为断开状态。由此，停止对存储单元mc供给第1读出电流icell1，从而第1读出动作结束。
接着，从时刻t4到时刻t5，执行特定数据的写入动作。
具体来说，在时刻t4，供给"h"电平的信号we。由此，写入驱动器wd经由位线bl及源极线/bl将写入电流供给到存储单元mc，而对存储单元mc写入特定数据。另外，在特定数据为数据"0"的情况下，写入电流从源极线/bl流向位线bl。
在时刻t5，通过供给"l"电平的信号we，从而写入驱动器wd停止对存储单元mc供给写入电流。
通过以如上方式动作，而将数据"0"作为特定数据写入到存储单元mc。
接着，从时刻t6到时刻t8，执行第2读出动作。
具体来说，在时刻t6，通过供给"h"电平的信号re，从而晶体管tr3及tr6成为接通状态。此外，通过供给"h"电平的信号re2，从而晶体管tr4成为接通状态。另一方面，通过供给"l"电平的信号re1，从而晶体管tr1成为断开状态。由此，将节点int及n0连接的电流路径中经由晶体管tr4～tr6的电流路径电连接，但经由晶体管tr1～tr3的电流路径电切断。也就是说，对节点n0经由晶体管tr4～tr6传送电压(vclmp－vth)。此外，通过供给"h"电平的信号sw2及"l"电平的信号sw2n，从而晶体管tr12及tr13成为接通状态。另一方面，通过供给"l"电平的信号sw1及"h"电平的信号sw1n，从而晶体管tr10及tr11成为断开状态。由此，节点n2与节点int2电连接，但节点n1从节点int2电切断。
通过以如上方式动作，如图7所示，在存储单元mc中，第2读出电流icell2在经由晶体管tr4～tr6的电流路径中流动。此外，电流镜电路cm将第2读出电流icell2的镜像电流icell2m供给到节点int2。镜像电流icell2m由晶体管tr9进行电压转换，并传送到节点n2。
返回到图5，继续对自参照方式的读出动作进行说明。
在时刻t7，通过供给"l"电平的信号sw2及"h"电平的信号sw2n，从而晶体管tr12及tr13成为断开状态。由此，完成对节点n2供给镜像电流icell2m，而将与第2读出电流icell2建立了对应关系的电压保存在节点n2。
在时刻t8，通过供给"l"电平的信号re，从而晶体管tr3及tr6成为断开状态。此外，通过供给"l"电平的信号re2，从而晶体管tr4成为断开状态。由此，停止对存储单元mc供给第2读出电流icell2，从而第2读出动作结束。
接着，在时刻t9以后，执行与基于对象数据的电流icell1对应的电压和与基于特定数据的电流icell2对应的电压的比较动作。
在时刻t9，通过供给"h"电平的信号se，从而晶体管tr16及tr17成为接通状态，晶体管tr22及tr23成为断开状态。随之，以晶体管tr18～tr21成为接通状态的方式调整节点n3及n4的电压。由此，形成经由晶体管tr20、tr18、tr16、及tr14的电流路径、及经由晶体管tr21、tr19、tr17、及tr15的电流路径。
如图8所示，在第1读出电流icell1大于第2读出电流icell2的情况下(icell1＞icell2)，节点n1的电压大于节点n2(n1＞n2)。在该情况下，与经由晶体管tr15的电流路径相比，更多的电流在经由晶体管tr14的电流路径流动。因此，节点n3的电压小于节点n4的电压，最终，节点n3被锁存在"l"电平，节点n4被锁存在"h"电平。读出放大器sa基于来自节点n3的输出电平，判定存储单元mc的数据。具体来说，读出放大器sa在节点n3为"l"电平的情况下，判定为从存储单元mc读出的数据为数据"0"。
另一方面，在第1读出电流icell1小于第2读出电流icell2的情况下(icell1＜icell2)，节点n1的电压小于节点n2(n1＜n2)。在该情况下，与经由晶体管tr14的电流路径相比，更多的电流在经由晶体管tr15的电流路径流动。因此，节点n3的电压大于节点n4的电压，最终，节点n3被锁存在"h"电平，节点n4被锁存在"l"电平。读出放大器sa在节点n3为"h"电平的情况下，判定为从存储单元mc读出的数据为数据"1"。
通过以如上方式动作，能够从存储单元mc读出数据。
1.3本实施方式的效果
图9及图10分别是用来说明相关技术的电路图及图解。在图9中，表示相关技术中的晶体管tr1～tr6的电路构成。在图10中，表示相关技术中的晶体管tr2、tr5、及存储单元mc的动作点解析的图解。
如图9所示，在相关技术中，晶体管tr2及tr5设置同等的尺寸。此外，对晶体管tr5的栅极，供给与电压vclmp不同的电压vref。电压vref可以大于电压vclmp，也可以小于电压vclmp。另外，相关技术是在电压vref小于电压vclmp的情况下，与第1实施方式建立对应关系。另外，关于相关技术的其他构成，与第1实施方式中的图3同等。通过以如上方式构成，在相关技术中，通过使用两种不同的电压vref及vclmp，能够使在经由晶体管tr2的电流路径与经由晶体管tr5的电流路径中流动的电流不同。因此，能够利用自参照方式从存储单元mc读出数据。
使用图10，对相关技术的详细情况进行说明。在图10中，直线l0表示施加到被写入了数据"0"的存储单元mc的第1端的单元施加电压v与在施加了该单元施加电压v的情况下流动的单元电流i的关系。直线l1表示施加到被写入了数据"1"的存储单元mc的第1端的单元施加电压v与在施加了该单元施加电压v的情况下流动的单元电流i的关系。此外，曲线lclmp表示流到晶体管tr2的电流与该电流流经晶体管tr2时晶体管tr2的第1端的电压(vclmp－vth)的关系。曲线lref表示流到晶体管tr5的电流与该电流流经晶体管tr5时晶体管tr5的第1端的电压(vref－vth)的关系。
如图10所示，在电流经由包含晶体管tr2的电流路径而流到存储单元mc的情况下，流经晶体管tr2的电流及单元电流i、以及晶体管tr2的第1端的电压(vclmp－vth)及单元施加电压v一致。因此，第1读出动作中的单元电流i及单元施加电压v对应于直线l0及曲线lclmp的交点p0、或直线l1及曲线lclmp的交点p1。更具体来说，单元电流i及单元施加电压v在存储单元mc的数据为数据"0"的情况下，对应于交点p0，在存储单元mc的数据为数据"1"的情况下，对应于交点p1。
同样地，在电流经由包含晶体管tr5的电流路径而流到单元mc的情况下，流经晶体管tr5的电流及单元电流i、以及晶体管tr5的第1端的电压(vref－vth)及单元施加电压v一致。因此，第2读出动作中的单元电流i及单元施加电压v对应于直线l0及曲线lref的交点q。另外，由于电压vclmp大于电压vref，所以对应于交点q的单元电流icell2小于对应于交点p0的单元电流icell(数据"0")。
因此，在相关技术中，通过以对应于交点q的单元电流icel2大于对应于交点p1的单元电流icell1(数据"1")的方式设定电压vref及vclmp，能够基于图8所示的关系，读出存储单元mc的数据。另外，就确保读出裕度的观点来说，对应于交点q的单元电流icell2较理想的是成为分别对应于交点p0及p1的单元电流icell1的中间。
然而，如上所述，晶体管tr2及tr5具有同一尺寸，且分别由不同的电压vclmp及vref驱动。因此，曲线lref及曲线lclmp具有如下关系，即，如果在曲线图上相互沿电压方向平行移动则一致。也就是说，在曲线lclmp中单元电流i成为"0"的点v0clmp与在曲线lref中单元电流i成为"0"的点v0ref不同。在该情况下，有如下可能性：如果曲线lref及lclmp在电压方向上偏移，则无法确保交点q与交点p0及p1的关系性。也就是说，在相关技术中，有如下可能性：在因伴随着制造误差及温度变动等因素的晶体管tr2及tr5的阈值电压vth的变动、或伴随着ir压降的接地电压vss的变动，而导致曲线lref及lclmp在电压方向上偏移的情况下，无法确保交点q与交点p0及p1的关系性。因此，在相关技术中，有可能相对于动作环境的变动无法稳固地确保读出裕度。
另一方面，在第1实施方式的半导体存储装置中，晶体管tr2及tr5具有互不相同的尺寸，且实质上由同一电压vref驱动。因此，相对于动作环境的变动能够稳固地确保读出裕度。
图11是用来说明第1实施方式的半导体存储装置的效果的图解。图11表示第1实施方式中的晶体管tr2、tr5、及存储单元mc的动作点解析的图解。
在图11中，曲线lclmp_n表示流到晶体管tr2的电流与该电流流经晶体管tr2时的晶体管tr2的第1端的电压(vclmp－vth)的关系。曲线lclmp_m表示流到晶体管tr5的电流与该电流流经晶体管tr5时的晶体管tr5的第1端的电压(vclmp－vth)的关系。另外，直线l0及l1由于与图10相同，因此省略说明。
如图11所示，第1读出动作中的单元电流i及单元施加电压v对应于直线l0及曲线lclmp_n的交点p0n、或直线l1及曲线lclmp_n的交点p1n。更具体来说，单元电流i及单元施加电压v在存储单元mc的数据为数据"0"的情况下，对应于交点p0n，在存储单元mc的数据为数据"1"的情况下，对应于交点p1n。同样地，第2读出动作中的单元电流i及单元施加电压v对应于直线l0及曲线lclmp_m的交点qm。另外，由于晶体管tr5的尺寸(w/l)m小于晶体管tr2的尺寸(w/l)n，所以对应于交点qm的单元电流icell2小于对应于交点p0n的单元电流icell1(数据"0")。
因此，在第1实施方式中，通过以对应于交点qm的单元电流icell2大于对应于交点p1n的单元电流icell(数据"1")的方式设定电压vclmp、以及晶体管tr2及t5的尺寸，能够基于图8所示的关系，读出存储单元mc的数据。另外，就确保读出裕度的观点来说，对应于交点qm的单元电流icell2较理想的是成为分别对应于交点p0n及p1n的单元电流icell1的中间。
如上所述，具有互不相同的尺寸的晶体管tr2及tr5分别实质上由同一电压vclmp驱动。因此，曲线lclmp_m具有使lclmp_n在电流方向上伸缩而获得的相似关系。也就是说，曲线lclmp_m及lcomp_n的电流成为"0"的点v0clmp一致。在该情况下，即便曲线lclmp_n及lclmp_m在电压方向上偏移，也会确保交点qm与交点p0n及p1n的关系性。也就是说，在第1实施方式中，即便在因伴随着制造误差及温度变动等因素的晶体管tr2及tr5的阈值电压vth的变动、或伴随着ir压降的接地电压vss的变动，而导致曲线lclmp_n及lclmp_m在电压方向上偏移的情况下，也能够确保交点qm与交点p0n及p1n的关系性。因此，能够相对于动作环境稳固地确保自参照方式中的读出裕度。
2.变化例等
此外，第1实施方式的半导体存储装置并不限于上述示例，能够应用各种变化例。
2.1第1变化例
在第1实施方式中，对写入数据"0"作为特定数据的情况进行了说明，但并不限于此。也就是说，特定数据也可以写入数据"1"。在该情况下，晶体管tr2的尺寸(w/l)n以小于晶体管tr5的尺寸(w/l)m的方式设计((w/l)n＜(w/l)m)。
图12是用来说明第1实施方式的第1变化例的半导体存储装置的效果的图解。图12表示第1实施方式的第1变化例中的晶体管tr2、tr5、及存储单元mc的动作点解析的图解。
在图12中，曲线lclmp_m表示流到晶体管tr2的电流与该电流流经晶体管tr2时的晶体管tr2的第1端的电压(vclmp－vth)的关系。曲线lclmp_m表示流到晶体管tr5的电流与该电流流经晶体管tr5时的晶体管tr5的第1端的电压(vclmp－vth)的关系。
如图12所示，关于第1读出曲线lclmp_m，由于晶体管tr5的尺寸(w/l)m大于晶体管tr2的尺寸(w/l)n，所以对应于交点qm的单元电流icell2大于对应于交点p1n的单元电流icell1(数据"1")。
因此，在第1实施方式的第1变化例中，以对应于交点qm的单元电流icell2小于对应于交点p0n的单元电流icell1(数据"0")的方式，设定电压vclmp、以及晶体管tr2及t5的尺寸。由此，能够基于图8所示的关系，读出存储单元mc的数据。
2.2.第2变化例
此外，在第1实施方式中，对如下情况进行了说明，即，对晶体管tr3及tr6共通地供给信号re，对晶体管tr1及tr4分别供给信号re1及re2，但并不限于此。也就是说，晶体管tr1及tr4的功能与晶体管tr3及tr6的功能能够互换。
图13是用来说明第1实施方式的第2变化例的半导体存储装置的构成的电路图。如图13所示，对晶体管tr1的栅极、及晶体管tr4的栅极共通地供给信号re。对晶体管tr3的栅极供给信号re1，对晶体管tr6的栅极供给信号re2。关于其他构成，与第1实施方式相同。
通过以如上方式构成，第1实施方式的第2变化例的半导体存储装置能够与第1实施方式同样地动作，进而，能够发挥与第1实施方式相同的效果。
2.3.第3变化例
此外，关于第1实施方式的半导体存储装置，对晶体管tr2及tr5分别为尺寸不同的1个晶体管的示例进行了说明，但并不限于此。
具体来说，如图14所示，晶体管tr2及tr5也可以分别为具有同一尺寸的n个晶体管群tr2(tr2-1、tr2-2、…、及tr-n)、以及m个晶体管群tr5(tr5-1、tr5-2、…、及tr5-m)。另外，晶体管tr2-1～tr2-n、及tr3-1～tr3-m例如具有同一尺寸。此处，m及n例如为互不相同的任意自然数。
在该情况下，晶体管群tr2的各晶体管包含共通地连接于晶体管tr1的第2端的第1端、共通地连接于晶体管tr3的第1端的第2端、及被共通地供给电压vclmp的栅极。此外，晶体管群tr5的各晶体管包含共通地连接于晶体管tr4的第2端的第1端、共通地连接于晶体管tr3的第1端的第2端、及被共通地供给电压vclmp的栅极。也就是说，晶体管群tr2内的n个晶体管tr2-1～tr2-n在晶体管tr1的第2端与晶体管tr3的第1端之间并联连接。此外，晶体管群tr5内的m个晶体管tr5-1～tr5-m在晶体管tr4的第2端与晶体管tr6的第1端之间并联连接。
通过以如上方式构成，晶体管群tr2及tr5通过将不同数量的晶体管并联连接，而能够视为不同尺寸的合成晶体管。由此，例如能够通过调整构成晶体管群tr2及tr5的晶体管的数量，而变更能够达成最佳读出裕度的晶体管群tr2及tr5的尺寸。因此，能够根据半导体存储装置的制造偏差，针对每个半导体存储装置设定最佳的读出裕度。
2.4.其他
此外，对第1实施方式的半导体存储装置是应用磁阻效应元件22作为电阻性存储元件的磁存储装置的情况进行了说明，但并不限于此。具体来说，例如，也能应用于具有如下元件的半导体存储装置，所述元件是像reram(resistiverandomaccessmemory，电阻性随机存取存储器)、pcram(phase-changerandomaccessmemory，相变随机存取存储器)等那样利用电阻变化来存储数据。
此外，也能应用于具有如下元件的半导体存储装置，所述元件是无论易失性存储器还是非易失性存储器，均能够利用伴随着电流或电压的供给的电阻变化而存储数据，或者，通过将伴随着电阻变化的电阻差转换为电流差或电压差而进行所存储的数据的读出。
对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出的，并非意图限定发明的范围。这些新颖的实施方式能以其他各种方式实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
1半导体存储装置
11存储单元阵列
12电流吸收器
13读出放大器及写入驱动器
14行解码器
15页缓冲器
16输入输出电路
17控制部
21选择晶体管
22磁阻效应元件
23存储层
24隧道势垒层
25参照层