1.一种三维存储器，包括：
存储平面，包括多个存储块组，每个所述存储块组包括至少一个存储块以及至少一个用于分隔相邻存储块的子源极线；
开关单元，包括分别对应于所述多个存储块组的多个开关子单元，每个所述开关子单元设置在相应的存储块组与公共源极线之间，以控制相应的存储块组中的所述子源极线与所述公共源极线之间的连接或断开。
2.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器包括多个存储平面，每个所述存储平面的全部所述子源极线经由相应的子开关单元连接至同一公共源极线。
3.根据权利要求1所述的三维存储器，其特征在于，所述开关子单元包括pmos晶体管或nmos晶体管。
4.根据权利要求1所述的三维存储器，其特征在于，每个所述存储块包括：
多个存储串，所述多个存储串的一端能够共同地电连接至同一子源极线。
5.一种检测装置，用于对如权利要求1-3中任一项所述的三维存储器进行漏电检测，其中所述三维存储器的每个所述存储块包括多个存储串，每个所述存储串包括多个存储单元，所述检测装置包括：
字线检测模块，配置为向每个所述存储单元的字线施加检测电压，并检测流经所述字线的第一电流；以及
控制模块，配置为根据所述第一电流控制所述开关子单元的通断。
6.根据权利要求5所述的检测装置，其特征在于：所述检测装置还包括：沟道检测模块，配置为向每个所述存储单元的字线施加导通电压的同时向所述存储单元所在的存储串施加沟道检测电压，并检测流经所述沟道的第二电流。
7.根据权利要求5或6所述的检测装置，其中，每个所述存储串的所述多个存储单元被划分为第一存储单元组和第二存储单元组，其特征在于，所述字线检测模块被配置为：
对第一存储单元组的字线施加第一检测电压且对第二存储单元组的字线施加不同于所述第一检测电压的第二检测电压以形成流经相邻字线的第一电流。
8.根据权利要求7所述的检测装置，其特征在于，施加的所述第一检测电压的值高于施加的所述第二检测电压的值。
9.根据权利要求8所述的检测装置，其特征在于，施加的所述第二检测电压的值为零。
10.根据权利要求9所述的检测装置，其特征在于，所述多个存储单元中的偶数存储单元组成所述第一存储单元组，奇数存储单元组成所述第二存储单元组。
11.根据权利要求5所述的检测装置，其特征在于，所述控制模块被配置为：
针对每个所述存储块组，将检测得到的所述第一电流的值与第一参考值进行比较，当所述第一电流的值大于所述第一参考值时，控制对应的所述开关子单元断开。
12.根据权利要求6所述的检测装置，其特征在于，所述控制模块还被配置为：
针对每个所述存储块组，将检测得到的所述第二电流的值与第二参考值进行比较，当所述第二电流的值大于所述第二参考值时，控制对应的所述开关子单元断开。
13.一种三维存储器装置，包括如权利要求1-4中任一项所述的三维存储器，以及如权利要求5-12中任一项所述的检测装置。
14.一种检测方法，用于对权利要求1-3中任一项所述的三维存储器进行漏电检测，其中所述三维存储器的每个所述存储块包括多个存储串，每个所述存储串包括多个存储单元，所述检测方法包括：
向每个所述存储单元的字线施加检测电压，并检测流经所述字线的第一电流；以及
根据所述第一电流控制所述开关子单元的通断。
15.根据权利要求14所述的检测方法，其特征在于：所述检测方法还包括：向每个所述存储单元的字线施加导通电压的同时向所述存储单元所在的存储串施加沟道检测电压，并检测流经所述沟道的第二电流。
16.根据权利要求14或15所述的检测方法，其中，每个所述存储串的所述多个存储单元被划分为第一存储单元组和第二存储单元组，其特征在于，向每个所述存储单元的字线施加检测电压包括：
对第一存储单元组的字线施加第一检测电压且对第二存储单元组的字线施加不同于所述第一检测电压的第二检测电压以形成流经相邻字线的第一电流。
17.根据权利要求16所述的检测方法，其特征在于，施加所述第一检测电压的值高于所述第二检测电压的值。
18.根据权利要求17所述的检测方法，其特征在于，施加所述第二检测电压的值为零。
19.根据权利要求18所述的检测方法，其特征在于，所述多个存储单元中的偶数存储单元组成所述第一存储单元组，奇数存储单元组成所述第二存储单元组。
20.根据权利要求14所述的检测方法，其特征在于，根据所述第一电流控制所述开关子单元的通断包括：
针对每个所述存储块组，将检测得到的所述第一电流的值与第一参考值进行比较，当所述第一电流的值大于所述第一参考值时，控制对应的所述开关子单元断开。
21.根据权利要求15所述的检测方法，其特征在于，所述检测方法还包括：
针对每个所述存储块组，将检测得到的所述第二电流的值与第二参考值进行比较，当所述第二电流的值大于所述第二参考值时，控制对应的所述开关子单元断开。