专利名称：时钟发生器和盘驱动器的制作方法
技术领域：
本发明涉及时钟发生器和适用于诸如采样伺服型磁盘驱动设备的盘驱动器。
采样伺服型磁盘驱动器根据从时钟图形再生的信号产生时钟信号。时钟信号提供时间信息，用于从磁盘表面检测头位置伺服信息。时钟图形包括在伺服区中，伺服区在磁盘表面的同心记录磁道上分立地且等间距地排列。
对于用于生成时钟信号的锁相环，本发明的申请人先前建议了一种线性组合型相位比较器(日本未决专利No．Hei 6-290545)，它提供时钟图形再生信号采样值的线性组合作为相位比较结果。
图16A，16B，16C描绘了所建议的相位比较器的操作原理。图16A表示时钟信号在相位上滞后于时钟图形的情况，图16B表示时钟图形和时钟信号在相位上相匹配的情况，图16C表示时钟信号在相位上超前于时钟图形的情况。
通过将两个值相加得到相位比较器的输出Pk。其中一个值是通过将从在时间t=(k-1)T有效的时钟图形的一个边沿再生的隔离波形的采样值Sk-1乘以一个加权系数C0得到的；另一个值是通过将在时间t=(k+1)T有效的再生隔离波形的采样值Sk+1乘以一个加权系数C1得到的。因为从一个时钟图形边沿再生的隔离波形基本对称，C0=1和C1=0。
如果再生隔离波形的峰值恰巧和时钟相位一致并且如果在T=KT时有这个峰值，则采样值Sk-1和Sk+1基本一样并且相位比较输出Pk为0(图16B)。如果存在相位差异，再生隔离波形的峰值和时钟相位不一致，则相位比较输出Pk不为0。(图16A和图16C)除以上两个采样值外，时钟图形的再生隔离波形的更多的采样值可以用于获得相位比较输出。为了进一步改进，申请人还建议了一种最大似然相位比较器(日本未决专利No．Hei 8-69668)，它大致等于时钟图形再生信号的差分波形的采样值的用于线性组合的加权系数，从而获得了相位比较精确级别接近于理论极限。
从时钟图形再生的隔离波形有陡斜率时，采样值的电平相对于相位改变变化显著。这最小化了噪声的不利影响并允许有效地检测到任何相位差。另一方面，时钟图形的差分波形有大的幅度电平，其中再生隔离波形的斜率陡峭。这允许在线性组合的加权系数和时钟图形再生信号的差分波形的采样值基本一样时，精确地获得相位比较输出。
示例地，时钟图形的再生隔离波形的采样值Zk-8，…Zk可以如图17所示使用。在这个例子中，时钟图形再生信号的差分波形的采样值C0…C8可以用作如图18所描述的加权系数。这里在两个矢量之间计算内部乘积，一个有元素(Zk-8，…Zk)，另一个有元素(C0，…C8)。这以高精度提供了相位比较输出。
采样伺服型磁盘驱动器典型的每个盘道有200个伺服区。这样一个增强的伺服采样频率允许盘驱动器以高精度定位其头。产生的高轨道密度提供了大的存储容量。
但是在数据记录中，从数据记录到伺服数据再生的延长的切换时间会增加磁盘上的无用区。这将恶化介质表面的有效利用使大存储容量的益处有折扣。例如，假定每个盘道有200个伺服区，伺服采样频率大约是15KHZ，切换时间是1-3μs。在这种情况下，可用磁盘表面的2％-5％将成为无用区。切换时间是内部电路状态(例如磁头温度变化和头放大器状态改变)稳定和在每一次记录／再生切换之后再生信号波形的DC电平稳定所需的时间。
即使对于申请人先前建议的线性组合类相位比较器或最大似然相位比较器也存在降低介质表面使用率的不利之处，以实现用时钟信号的精确的磁头位置检测。
因此本发明的一个目的是提供一个时钟发生器和盘驱动器，从而在相位方面阻止了将被比较的信号的DC波动对相位比较产生的不利影响。
为了实现本发明，根据本发明的一个方面，提供了时钟发生器包括用于产生时钟信号的时钟信号发生设备；采样设备，用于采样一个相位比较目标信号，该信号被以预定时间间隔提供并有一个第一间隔，在比第一间隔短的每个第二间隔根据所述时钟信号，在第一间隔期间输出N个采样值，N为一个自然数；内部乘积计算设备，计算一个包括N个采样值的信号矢量和有个N加权系数的系数矢量的内部乘积，以将计算结果作为一个相位比较信号输出；和用于根据相位比较信号控制时钟信号发生设备的相位控制设备，使相位比较目标信号和时钟信号在相位上匹配；其中N个采样系数的总和基本为0。
根据本发明的另一方面，提供了用于驱动盘类存储介质的盘驱动器，存储介质上以预定间隔距离记录了用于发生时钟信号的参考图形，盘驱动器包括访问设备，用于再生记录在盘类存储介质上的信号以输出一个再生的信号；用于发生时钟信号的时钟信号发生设备；采样设备，用于对从包括在每个预定时间间隔中的参考图形再生的信号进行采样，该信号有第一间隔，在比第一间隔短的第二间隔根据时钟信号，输出N个采样值，N为自然数；内部乘积计算设备，计算一个包括N个采样值的信号矢量和有个N加权系数的系数矢量的内部乘积，以将计算结果作为一个相位比较信号输出；和相位控制设备，根据相位比较信号控制时钟信号发生设备，使从参考图形再生的信号和时钟信号在相位上匹配；其中内部乘积计算设备的N个采样系数的总和为0。
根据本发明按照时钟信号对相位比较目标信号进行采样，准备一个由N个采样值组成的信号矢量。计算该信号矢量和有其总和基本为0的N个加权系数的系数矢量的内部乘积。计算内部乘积提供一个相位比较信号。由于N个加权系数的总和基本为0，相位比较目标信号中任何DC波动对相位比较信号的影响最小化。不受相位比较目标信号中DC波动的影响，时钟信号发生设备所产生的时钟信号和相位比较目标信号精确地同相。
盘驱动器处理一个盘类存储介质，该介质上记录了用于在与数据记录区无关的区域上产生时钟信号的参考图形。在记录模式下，从记录到再生的切换在从数据记录区到伺服区的转变时进行。一般切换需要一个切换时间如上所述使再生信号的DC电平稳定。在本发明的使相位比较目标信号中的DC波动最小化的方法中，需要一个时钟信号和参考图形再生信号精确同步而与这样的DC波动无关。这不再需要传统上再生信号的DC电平完全稳定所需的时间。从记录到再生的切换之后，就可以立即开始再生伺服信息。
图1是用于实现本发明的最佳模式的磁盘的概括图；图2A和2B是从时钟图形获得的双脉冲的概括图；图3是作为实现本发明的最佳模式的采样伺服型磁盘驱动器的方框图；图4是一方面表示头的位移和另一方面从第一到第四相位精确图形再生的信号之间的关系图；图5是一方面表示头的位移和另一方面从第一到第三相位精确图形再生信号的提取信号和从第二到第四相位精确图形再生信号的提取信号之间的关系图；图6是表示精确图形和抗磁效果类头(MR类头)之间的位置关系概括图；图7是磁盘驱动器的时钟发生器的构成部分的框图；图8是表示系数发生器的典型构成的框图；图9A-9M是说明时钟发生器如何工作的时序图；图10是在数据再生模式下再生信号的波形图；图11在数据记录模式下再生信号的波形图；图12是本发明最佳模式所用的传统的时钟发生器所用的比较典型系数的示意图；(总系数计数N=11)图13是本发明最佳模式所用的传统的时钟发生器所用的比较典型系数的另一个示意图；(总西系数计数N=21)图14是从用于模拟的伺服区再生的信号的波形图；图15是表示加在从伺服区再生的信号上的DC分量”d”如何产生一个误差；图16A，16B，16C是描述日本未决专利No．Hei 6-290545所公开的相位比较器是如何工作的波形图；图17和18是描述日本未决专利No．Hei 8-69668所公开的相位比较器是如何工作的示意图；图1表示一个用于实现本发明的最佳模式的采样伺服型磁盘11。在磁盘11上，形成多个伺服区SAR以划分等距离间隔排列的数据区DAR。示意性的表示每个道有200个伺服SAR。
数据区DAR以扇区为单位容纳数据，每扇区512字节。记录在每一扇区的数据加有一个扇区ID(扇区标识码)和ECC(纠错码)。除了一个头号(定义多个头之一)，道号和扇区号之外，每个扇区ID可以包括由于故障扇区不可用的信息。
每个伺服区SAR包括一个地址区ADA，一个时钟区CKA和一个精细区FNA。
地址区ADA在其上记录有一个地址图形12(道地址码)。在道搜索模式时需要地址图形12，在这种模式下，伺服定位操作将磁头移到一个目标道。地址图形12由反射码构成，反射码有一个长度可变的码型和形式，这样每一道的地址就彼此不同。
时钟区CKA有一个时钟图形13以径向连续方式记录在其上，作为时钟信号发生器的时序参考图形。在这种情况下，从时钟图形13再生的隔离波形中的峰值的时序给数据和伺服系统提供和磁盘11转数同步的时钟信息。
精确区FNA上记录有精确图形14。在道模式下需要精确图形14，其中伺服定位操作将磁头精确定位到目标道的中心。精确图形指定磁头对于磁道的相对位置。
精确区的精确图形14包括第一到第四相位精确图形P0，P1／2，P1，P3／2，每一图形在盘的径向上距相邻图形以1／2道距放置，即其相位和相邻图形的相位相差90度。在这种安排下，径向上精确图形P0，P1／2，P1，P3／2的宽度等于道距TP。第一和第三精确图形P0和P1每一个的中心位于两个相邻的道之间。第二和第四精确图形P1／2和P3／2每一个的中心位于相应磁道的中心。
由图3所示的时钟发生器46提供和时钟图形13的同步。因此提供唯一的图形检测信号UDP并建立同步，需要搜索有关时钟图形13的大概位置。为此目的，位移图形作为用于同步的辅助图形被提供。示意地，地址区ADA中的地址图形12被位于每个道中的预定间隔的多个唯一图形15所替代。唯一图形15是以径向连续方式提供的多条线的的组合。这样，即使在产生同相时钟信号之前也能容易地检测到唯一图形15。典型地，这些图形将由不会出现在编码数据序列中的禁止码构成。
代替地址图形12，每个道可以记录一个初始位置索引图形16。根据已知的磁盘11的转动方向初始位置索引图形16作为转动的始点。建立初始同步之后，等待检测初始位置索引图形16，以发现磁盘11的一个转动位置(由磁头访问的位置)。检测到初始位置索引图形16，就进入数据记录或再生模式。
磁盘11由盘基衬11a和磁层11b组成。伺服信息以下述两种方法之一被记录在磁盘11的伺服区SAR上。第一种方法是根据伺服信息通过刻蚀或类似技术部分地将磁层从平面基衬以去；剩余的磁层是由磁头或别的设备非定向的DC-磁化而成的。第二种方法是在事先在其整个表面上根据伺服信息形成有凸凹的基衬上形成磁层，凸凹是从相反方向经DC磁化的。
图1包括的截面图A-A表示磁盘的一个截面，在其上以上述第一种方法记录了伺服信息。伺服区的磁层上的箭头表示磁化方向。
当磁头(未示出)再生记录在伺服区SAR的图形时，从每个图形的前沿和尾沿再生隔离波形。两个波形相组合形成双脉冲PD1。图2A和图2B表示从时钟图形13获得的双脉冲PD1。图2A表示一种情况，通过第一种方法在其上记录了伺服信息的磁盘11上的时钟图形13，而图2B提供通过第二种方法在其上记录了伺服信息的磁盘11上的时钟图形13。图2A和2B的磁层中的箭头表示磁化方向。
图3是实现本发明最佳模式的采样伺服型磁盘驱动器20的框图。
磁盘驱动器20包括一个电感型磁头21A，用于将数据写入磁盘11上的数据区DAR，和一个抗磁效果型(MR)磁头21B用于从数据区DAR和伺服区SAR读取数据。头21A和头21B集成地形成一个组和头21。
组合头21被安装在一个浮动滑动器(未示出)上，它又和悬架的触头相接触，悬架的触头又固定在支枢臂组合的一端，其另一端自由旋转。悬架用于提供浮动滑动器上的负载。臂的一端有语音线圈马达(VCM)22用作驱动马达。浮动滑动器被设计为当后者以固定速率转动时在距离磁盘11表面预定距离处浮动。
磁盘驱动器20有接口装置23和主机接口，从整体上控制磁盘驱动器的微处理器(MPU)24，装有微处理器24的操作程序和其他信息的ROM(只读存储器)25。在这一步来自主机的写和读命令经接口装置23被送给微机24。
磁盘驱动器20还包括写数据缓冲器26和写数据处理电路27。写数据缓冲器26临时地保存从主机经接口装置23发送来的写数据WD。写数据处理电路27加上纠错码并数字调制从缓冲器26获得的写数据WD，同时将数据记录在磁盘上，从而准备好记录数据。典型地用MFM方法(改进的频率调制)或RLL方法(全程限制)进行数字调制。
磁盘驱动器20还包括写补偿电路28，将来自数据处理电路27的记录数据进行写补偿，和一个记录放大器29，为电感型磁头21A提供一个代表补偿电路28的输出数据的记录电流信号。补偿电路在写时间补偿磁化反向时间，同时考虑在高密度记录期间对磁化反向干扰有影响的读信号峰值偏移。
磁盘驱动器20还包括一个再生放大器31，可变增益放大器32，一个AD变换器33和一个均衡器34。在读时间使用再生放大器31放大由MR型头21B从磁盘11再生的信号SMR。可变增益放大器32调整再生放大器31的输出信号的电平。A／D转换器33将可变增益放大器32的输出信号变换为数字信号。均衡器34用FIR滤波器或类似装置将A／D变换器33的输出信号进行波形均衡。
磁盘驱动器20还包括数据检测器35，读取数据处理电路36和读取数据缓冲器37。数据检测器35检测从均衡器34的输出信号再生的数据。读取数据处理电路36将经数据检测器35检测的再生数据进行数字解调和纠错以获取读数据RD。读取数据缓冲器37临时保存从读取数据处理电路36输出的读取数据RD。读取数据处理电路36还从读取数据中提取上述扇区ID。将提取的扇区ID提供给微机24。
磁盘驱动器20还包括VCM驱动器41，伺服控制器42，幅度检测器43和伺服信息检测器44。VCM驱动器41驱动语音线圈马达22。伺服控制器42控制VCM驱动器41以将头21A和21B定位在磁盘11上的目标道上。幅度检测器43检测来自A／D变换器33的输出信号的信号幅度并给可变增益放大器32提供一个增益控制信号SGC。伺服信息检测器44检测来自A／D变换器33的输出信号的伺服信息。
给伺服控制器42提供从伺服信息检测器44获得的磁道地址信息TAD和磁道信息TRA。在写或读时间，也从微处理器24给伺服控制器42馈送目标磁道地址信息ADO。
伺服信息检测器44根据从地址图形12再生的信号检测道地址信息TAD，根据从精确图形14再生的信号检测道信息TRA。如下所示生成道信息给出A／D变换器33的输出信号，伺服信息检测器44首先检测分别从精确图形P1／2，P3／2，P0，P1再生的信号F1／2，F3／2，F0，F1的幅度。幅度F0的提取幅度F1提供一个提取信号(F0-F1)。然后伺服信息检测器44调整提取信号(F0-F1)的电平和正负符号，从而产生磁道信息TRA。
图4表示当MR类头21B如图6所示在磁盘11上径向移动时分别从精确图形P1／2，P3／2，P0，P1再生的信号F1／2，F3／2，F0，F1。图5表示提取信号(F0-F1)和(F1／2-F3／2)。为了简化和说明的目的，图4和图5所示的信号是当MR类头21B的宽度“W”恰好和道距Tp一致时有效的信号。在图6中，参考符号TRC表示一个道中心。
提取信号(F0-F1)的正负符号和磁头的位移方向和道之间彼此相反。但是由于提取信号(F1／2-F3／2)也在每一磁道使它自己的符号反向，使用这个信号提供调制，以保持各磁道之间提取信号(F0-F1)的正负符号和磁头的设置方向之间的恒定关系。
磁盘驱动器20还包括一个唯一图形检测器45，一个时钟发生器46和一个时序发生器47。唯一图形检测器45检测唯一图形15。时钟发生器46产生和磁盘11转速同步的时钟信号CLK。时序发生器47产生定时信号以在磁盘11上定位多个信息位置。
时钟发生器46产生和从时钟图形13再生的信号同步的时钟信号CLK。从唯一图形检测器45给时钟发生器46提供唯一图形检测信号UPD，并从微处理器24给它提供1-比特模式信号R／W，表示是写模式还是读模式有效。这样由时钟发生器46产生的信号CLK被馈送给幅度检测器43，伺服信息检测器44和时序发生器47。
除了如上所述从时钟发生器46馈送的时钟信号CLK外，时序发生器47从伺服信息检测器44接收一个信号STP，指定如图1所示在检测到初始位置索引图形11时最初获得的位置。时序发生器47从开始计算时钟脉冲数并根据这些计数产生各种时序信号。
图7描述了时钟发生器46的典型结构。这个时钟发生器46由一个采用线性组合型相位比较器的数字PLL(锁相环)构成。
时钟发生器46包括一个压控振荡器(VCO)51，相位比较器52，D／A转换器53，和环路滤波器54。压控振荡器51在接收到环路滤波器54的输出信号时，输出一个时钟信号CLK作为控制信号。相位比较器52在相位上比较从时钟图形13再生的信号和时钟信号CLK。D／A转换器53将相位比较器52输出的相位比较误差信号f(θ)转换成一个模拟信号。环路滤波器54滤除额外的噪声和包括在D／A转换器53的输出信号中的谐波分量，并确定一个时域响应特性和一个频域响应特性。来自压控振荡器51的时钟信号CLK被作为采样时钟信号提供给A／D变换器33和作为操作时钟信号提供给相位比较器52。
相位比较器52包括数字内部乘积算术装置61，D触发器62和系数发生器63。数字内部乘积算术装置61计算N个采样值的线性组合和N个加权系数(N为一个自然数)。通过使用一个时钟信号CLK对从时钟图形13再生的信号Z(t)采样获得N个采样值，由系数发生器63输出N个加权系数(随后描述)。(在这里计算的是两个矢量的内部乘积，一个矢量是有N个采样值的信号矢量，这N个采样值是通过时钟信号CLK对从时钟图形13获得的再生信号进行采样而获得的，另一个矢量是有N个加权系数的系数矢量)。D触发器62锁存通过涉及信号和系数矢量的算术装置61进行的内部乘积计算结果，并输出相位比较误差信号f(θ)。系数发生器63输出多达N个加权系数。
图8描述了系数发生器63的一种典型结构。系数发生器63包括一个用于存储系数的系数存储器63a，一个地址发生器63b，产生组成将被馈送给系数存储器63a的5-比特读地址信号ADR的低位4比特的信号(a1，a2，a3，a4)。地址发生器63b由PLL控制器64的时间信号STM复位，连续的产生组成和时钟信号CLK同步的地址读信号ADR低4位比特的信号(a0，a1，a2，a3)，以便和从时钟图形13再生的信号同步地从系数存储器63a中读取N个加权系数Ci。
如上所述，来自微机24的模式信号R／W被作为一个构成读地址信号ADR的最有效比特(a4)的信号提供。这就使得有可能在每一次读写操作中从系数存储器63a读取不同的N个加权系数Ci。
算术装置61包括乘法器71和累加器72。乘法器71连续地将信号矢量的N个分量乘以系数矢量的N个加权系数。由加法器72a和累加寄存器72b组成的累加器72将乘法器71的乘积结果累加。乘法器71的输出侧和加法器72a的一个输入端连接。加法器72a的输出侧和累加器寄存器72b的输入侧连接。寄存器72b的输出侧和加法器72a的另一输入端连接。
相位比较器52还包括一个PLL控制器64，提供时序信号STM，清除信号SCL和锁存使能信号SLA。时序信号STM被提供给系数发生器63，表示开始输出N个加权系数。清除信号SCL被馈送给构成算术装置61的一部分的累加器寄存器72b。锁存使能信号SLA被提供给D触发器62。将来自唯一图形检测器45的唯一图形15检测信号UPD提供给PLL控制器64。唯一图形的细节见日本未决专利No．Hei 6-290545(U．S．P5，526，200)。参考这样的时间点，唯一图形被检测到PLL控制器64产生上述时序信号STM，清除信号SCL和锁存使能信号SLA。
在唯一图形15被检测到的时间点开始计算的预定数目的时钟脉冲定义的预定时间间隔过后，输出时序信号STM(图9H和9I)。如果时钟信号CLK恰好和从时钟图形13再生的信号同相位，构成上述信号矢量的第一个分量在预定时间周期过后被发送给算术装置61中的乘法器71。在算术装置61已经完成计算信号矢量和系数矢量的内部乘积之后输出锁存使能信号SLA(图9L)。清除信号SCL(在图9A-9M中都没有示出)在输出锁存使能信号SLA之后和由算术装置61开始另一次内部乘积计算之前被输出。
以下描述图7的时钟发生器46是如何工作的。从时钟图形13再生的信号Z(t)在提供给相位比较器52之前被A／D转换器33转换成数字信号。在相位比较器52中，数字信号被发送给数字内部乘积算书装置61，计算线性组合，即上述信号矢量和系数矢量的内部乘积。具体的，用时钟信号CLK对从时钟图形13再生的信号Z(t)进行采样，以输出组成信号矢量的N个采样值Z(i．Ts)(图9B)，而系数乘法器63输出N个加权系数的Ci组成系数矢量(图9C和9K)。因此准备好对信号矢量和系数矢量进行加法计算。根据计算结果，D触发器62输出相位比较误差信号f(θ)(图9G)。
相位比较误差信号f(θ)被D／A转换器53转换为模拟信号。环路滤波器54从模拟信号中移除不必要的噪声和谐波分量并确定信号的时域响应特性和频域响应特性。产生的信号被作为控制信号发送给压控振荡器51。给定控制信号，压控振荡器51控制其输出时钟信号CLK的相位。这提供了和从时钟图形13再生的信号Z(t)同步的时钟信号CLK。
当N代表11和时钟信号CLK恰巧和从时钟图形13再生的信号同相位时，提供图9A-9M的时序图。接着相位比较误差信号f(θ)为0。图9D表示乘法器71的输出信号Sa，图9E描述加法器72a的输出信号Sb，图9F表示累加器寄存器72b的输出信号Sc，图9J说明馈送给系数寄存器63a的读地址信号ADR。
如所述，相位比较器52中的算术装置61计算用时钟信号CLK对从时钟图形13再生的信号采样所获得的N个采样值Z(i．Ts)和由系数发生器63输出的N个加权系数Ci的线性组合。
例如，当系数(N)的总数为11时，算术装置61分别用相应的加权系数Ci(i=-5，-4，…0，4，5)去乘连续提供的信号-采样值Z(i．Ts)(i=-5，-4，…0，4，5)，并累加乘积。因此由以下表达式(1)定义相位比较误差信号f(θ)。也就是，误差信号将相位比较结果作为一个从时钟图形13再生的信号和时钟信号CLK之间的相位误差的函数。f(θ)=Σi=-55z(i·Ts-θ)·Ci------(1)]]>其中Ts表示采样时间。
已经建议了一种在相位比较中获得高精度的技术(日本未决专利No．Hei8-69668)。所建议的技术包括使用从时钟图形13再生的信号(相位比较目标信号)的理想值作为加权系数C(i)，即系数C1i等于根据时钟图形13从无噪声再生信号S(t)的差分波形得到的采样值，如以下表达式(2)所定义的(以下系数C1i将指传统的加权系数)Cli=∂s(t)∂|(t=i·Ts)]]>从另一方面看，由以上表达式(1)定义的线性组合计算可以被看作是计算信号矢量Z(θ)和系数适量C的内部乘积，信号矢量有信号采样Z(1．TS-θ)，系数矢量包括加权系数”C”。信号矢量Z(θ)由表达式(4)定义而系数矢量C由表达式(5)表示，其中T表示转置。
f(θ) =z(θ)TC (3)z(θ) =[z(-5Ts-θ)，z(-4Ts-θ)，…，z(I·Ts-θ)，…，z(4Ts-θ)，z(5Ts-θ)]T(4)c=[c-5，c-4，…，ci，…，c4，c5]T(5)当磁盘驱动器20在数据再生模式时，它从伺服区SAR再生伺服信息，经过基于伺服的头定位，同时从数据区DAR再生数据。由于磁头21(MR型头)和头放大器(再生放大器31)在再生操作中固定安装，所以从伺服区SAR和数据区DAR连续输出再生信号，如图10所示，再生信号的DC分量保持稳定。
当磁盘驱动器20在数据记录模式时，它从伺服区SAR再生伺服信息，并通过基于伺服的头定位将数据记录在数据区DAR。这意味着每次磁头21到达伺服区SAR时，磁头要1和头放大器从记录切换到再生。图11说明了在这样的切换附近有效的再生信号波形。尽管可以获得一个紧接在再生操作开始之后的代表伺服信息的再生信号，所有再生信号的DC电平都波动，如下所述。这种现象称为基线波动。
DC电平波动的特点在于，在每次切换之后电平慢慢稳定而代表波动速度的常量在几μ秒或更大的数量级。如下所述有两种引起DC电平波动的主要可能性。
首先，磁头21中的各种电流(记录电流，感测电流，偏置电流)都在在记录和再生之间切换时被切断和接通。开-关动作改变头的热值，改变磁阻效应部件的温度。这又改变了磁抗效果部件的电阻，使再生信号的DC电平波动。
第二，在包括写和读电路的头放大器IC装置中，控制相对大电流(例如30ms)的写电路干扰控制极低电压(如蜂峰值700μv-1mv)的读电路。该干扰使再生信号的DC电平在从记录到再生的切换之后波动。
出于避免DC波动的不利影响的目的，本发明的时钟发生器采用无DC系数C2i作为其加权系数Ci，它的总和是0以实现和时钟图形13的准确相位比较。
当系数的总数为11时，可以容易的用以下表达式(6)得到系数C2I。
C2i=C1i-Σk=-55C1k/11,i=-5,-4,…,0,…,4,5(6)]]>系数c2I的总数是否为0不能由表达式(7)确定。
Σi=55C2i=Σi=-55(C1i-Σk=-55C1k/11)]]>=Σi=-55C1i-11·Σk=-55C1k/11=0]]>采用系数C2I，即使将从时钟图形13再生的信号加在DC分量上也不会使线性组合计算的结果即相位比较误差信号f(θ)受到影响。这最终可以由以下的表达式(8)来说明。表达式(8)表示一个当将DC分量“d”加在从时钟图形13获得的再生信号上时有效的相位比较误差信号f(θ)。
f(θ)=∑z(i·Ts-θ)+d)·c2i ( 8 )=(∑z(i·Ts-θ)·c2i)+(d·∑c2i)表达式8的右侧第二项是来自表达式(7)的0。这意味着，如以下表达式(9)所示，相位比较误差信号f(θ)完全不受可能加在再生信号上的DC分量“d”的影响。
图12和图13表示在写操作时图形比较本发明时钟发生器的加权系数和其传统的相应部分的加权系数(由日本共同专利No．Hei 8-69668公开)。由于从时钟图形13再生的信号Z(t)没有DC直流波动并在读操作中保持稳定，所以本发明的实施例可以在读时间用传统的加权系数C1i实现上述最大似然相位比较。
通过根据表达式(2)差分从时钟图形13得到的无噪声再生信号S(t)获得加权系数C1i。理论上，如果这些没有加在其上的DC分量的系数的总和是无限的，它们的总合∑C1i应为0。在实际中，系数的总和是有限的且它们的总和∑C1i非0，因为对应于波形的基准的系数未被使用。
图12表示当计算12个信号的采样的线性组合时所用的典型加权系数c1i，c2i。在每用表达式(2)差分从时钟图形13而来的无噪声再生信号S(t)所获得的传统加权系数中，有负极性的系数被包括在11个信号采样中。另一方面，有正极性的所有系数都在时域广泛分布而不包括在11个采样中。结果是这样，在11个系数中有正极性的那些构成的总和小于那些有负极性的构成的总和。也就是，总和∑C1i不是0而是负值(在图13，N=21的情况也适用)相反，本发明的加权系数C2i这样安排，使它们的总和∑C1i为0。也就是系数在正侧比传统的加权系数c1i偏移的更多些。
图13也表示了在计算21个信号采样的线性组合时有效的典型的加权系数c1i，c2i．在这个例子中，系数在时域广泛分布，这样传统加权系数的总和∑C1i基本接近于0。由于这种原因，在写时间本发明实施例的加权系数C2i是那些通过在正侧轻微偏移传统的加权系数而获得的。
使用图12和13的加权系数提供了结合表达式(8)和(9)所述的益处。这使得相位比较误差信号f(θ)不受加在从时钟图形13而来的再生信号上的DC分量的不利影响。结果，获得和从时钟图形13再生的信号精确同步的时钟信号CLK。
由于不用等待再生信号中的DC分量在从记录到再生切换时完全稳定就能开始再生伺服信息，所以有可能大大减少为了DC电平稳定而设在数据区DAR和伺服区SAR之间的无用区域。这又使得可以增加每一磁盘表面的数据记录密度从而实现存储介质的有效利用。
图14，15模拟表示如上实施本发明所提供的定量确定结果。
图14图形表示模拟中所使用的伺服区SAR再生信号Z(t)。这个信号是通过将从记录-再生切换产生的DC分量加在从由单个凸缘组成的时钟图形而来的双脉冲再生信号S(t)上。信号还有加在其上的噪声n(t)，以更好的模拟实际的磁盘驱动器。
在本发明人的模拟中，以下值被用作参数以模拟实际的磁盘驱动器时钟图形13的宽度(凸缘长度)是200ns。构成一个双脉冲的两个隔离的再生波形是有100ns的半宽度的罗伦兹型脉冲。噪声N(t)是磁盘记录和再生系统共有的高斯白噪声。噪声n(t)的平均值为0，它相对于上述隔离波形的0峰值的标准偏离是1／20(-26dB)。为了统计分析相位比较结果和实际值的误差，提供了200个统计上彼此相同而其上却加了不同噪声的再生信号Z(t)。这些再生信号被送给相位比较器52(见图7)。200个相位比较误差信号相对于实际信号的误差被统计分析并获得一个误差的平均值。系数的总数为11，采样时间Ts为25ns。
图15表示加在再生信号上的DC分量如何影响一个误差。其中使用了传统的加权系数C1i，误差的平均值E1(θ)和DC分量波动成反比；加权系数受到DC分量的严重影响。其中使用了本发明的加权系数，相反，误差的平均值E2(θ)总为0，完全不受DC分量的不利影响。
从上述模拟可见，采用本发明的加权系数C2i实际上避免了加在从时钟图形13再生的信号Z(t)上的DC分量或有关DC电平波动的不利影响。这确保以一种高稳定和精确的方式进行相位比较。通过本发明的加权系数使磁盘驱动器20在它的操作中进一步稳定，磁盘11上数据区DAR和伺服区SAR之间的间隔可以比以前更窄。这转换到一个允许更高的存储能力的更宽的数据域。
以下描述图3的磁盘驱动器20如何工作。
在上电或发生失相之后立即建立上述初始化同步。在这种情况下，由MR类头21B从磁盘11再生的信号被馈送并被再生放大器31放大。时钟发生器发生46和那些从包括在从磁盘11上的伺服区SAR再生的信号中的时钟图形13再生的信号同步的时钟信号CLK，如前所述。
这样建立初始同步，进行写或读操作。如下执行写操作从主机接收到写命令后，微机24将命令中的逻辑块号转换成磁盘11上的物理位置(由指定多个头之一的头号，道号和扇区号指定)。转换涉及使用包括在ROM中的转换表。转换后的物理位置允许识别目标道地址和写开始扇区。
微处理器24将目标道地址信息ADO置入伺服控制器42，并启动一个道搜寻操作。如下执行道搜寻操作伺服控制器42比较目标道地址和头21A或21B如从伺服信息检测器44获得的道地址信息所指定的当前道地址。通过比较，伺服控制器42使VCM驱动器41控制语音线圈马达22，以使当前道地址和目标道地址相匹配。当使当前道地址和目标道地址相匹配时，伺服控制器42使VCM驱动器41控制语音线圈马达22，以使头21A或21B将定位在目标道的中心。根据上述从伺服信息检测器44获得的精确位置信号TRA执行中心定位操作。头21A和21B位于目标道的中心，就结束道搜索操作。
道搜索操作之后，微机24参考一个从读数据处理电路36提取的扇区ID。参考提取的扇区ID，微处理器24可以访问写开始扇区，并开始从在从主机发送后数据被临时保存的写数据缓存器26检索写数据。写数据处理电路27通过给来自写数据缓冲器26的写数据WD提供纠错码并将写数据进行数字调制准备记录数据。在提供给记录放大器29之前，用写补偿电路28对记录数据进行写补偿。
记录放大器29输出对应于写数据WD的记录电流信号。记录电流信号被馈送给电感型头21A。头将主机发送的写WD数据写入磁盘11上的由写命令指定的扇区。在格式化时，扇区ID码被记录在磁盘11上的数据区DAR。
每次磁头21在操作期间搜索一个伺服区SAR，磁头21和头放大器在记录和再生之间切换，如上所述。在开始读操作后所有再生信号的DC电平立即波动。在这种情况下，如所述时钟发生器46通过计算信号矢量和系数矢量的内部积进行相位比较。信号矢量包括通过采样时钟图形13的再生信号获得的N个采样值Z(i．Ts)，系数矢量有N个加权系数Ci，其总和∑C2i为0。该装置使时钟图形再生信号Z(t)中的DC电平波动对相位比较结果的不利影响最小化。使得可以获得时钟信号CLK和从时钟图形13再生的信号Z(t)的精确同步。
如下进行读操作当从主机接收到一条读命令后，微处理器24将命令中的逻辑块号转换成磁盘11上的物理位置(由头号，道号和扇区号指定)。转换使用在ROM25中存储的转换表。转换的物理位置允许识别目标道地址和读开始扇区。
微处理器24将目标道地址信息ADO置入伺服控制器42，并开始道搜索操作。道搜索操作以和上述写操作同样的方式进行。
在读操作中，MR类头21B从磁盘11上的数据区DAR再生的信号被馈送并被再生放大器31放大。用可变增益放大器32调整放大的信号并用A／D转换器33进行数字化。A／D转换器33的输出信号经均衡器34的波形均衡。数据检测器35检测从均衡器34的输出信号再生的数据。从数据检测器35再生的数据被提供给读数据处理电路36。读数据处理电路36将再生的数据进行数字解调和纠错，从而获得读数据RD。
完成道搜索操作后，微处理器24参考从读数据处理电路36提取的扇区ID。参考提取的扇区ID，微处理器24能够访问读开始扇区。之后，微处理器24将读数据处理电路36输出的读数据经读数据缓冲器37传送给主机。以这种方式，从读命令指定的磁盘11上的这些扇区获得读数据RD。这样获得的读数据被发送给主机。
在读操作期间，磁头21和头放大器保持切换到再生。从时钟图形13再生的信号Z(t)中没有DC电平波动，且信号保持稳定。为此原因，在读操作中，时钟发生器46将等于从根据时钟图形13再生的无噪声信号的时间差分波形的系数C1i用作其加权系数，如上所述，从而进行最大似然相位比较。显然，在写操作中所用的同样的加权系数也被用于读操作。
上述实施例获得多个采样值的线性组合，这多个采样值是通过对A／D变换器33所获得的数字采样进行数字化操作所必需的。本发明的这个方面也用于这样一种情况，如日本未决专利No．Hei 8-69668所公开的，模拟延迟电路和操作放大器连续计算线性组合，并使计算结果在由采样脉冲发生器所给定的时间进行采样保持，以获得一个采样比较输出。在这种情况下，当用于加权的运算放大器的增益总和被安排为0时提供本发明的相同的益处。
在以上实施例中，设计相位比较器处理每一个都包括单一凸缘的时钟图形13的再生双脉冲波形。另外，还可以安排相位比较器处理每个有多个凸缘的时钟图形的再生波形。这一种选择更可取以便更好的消除从中间噪声或头噪声产生的相位比较误差，从而进一步降低相位比较输出抖动。在这种情况下，线性组合加权系数的总和也被设置为0，以便以高稳定的形式实现时钟再生，不受每次从记录到再生的切换后的DC电平波动的影响。
另外，本发明还可以被应用于这样一种相位比较器，它被设计为不把时钟图形作为专用时钟图形13而是用于那些可以被包括伺服区SAR中的其他目的的图形。这另外一种方法也确保稳定和精确的时钟再生。
如上所述，根据本发明的时钟发生器计算信号矢量和系数矢量的内部乘积以获得相位比较结果，信号矢量包括以适当的采样间隔通过对相位比较目标信号采样所获得的N个采样值，系数矢量包括总和基本为0的N个加权系数。本发明的时钟发生器最小化相位比较目标信号中DC电平波动对相位比较结果的不利影响，从而提供一个和相位比较目标信号精确同步的时钟信号。
装备有上述时钟发生器，根据本发明的磁盘驱动器可以在从记录到再生的切换之后立即开始再生伺服信息，而不用等待再生信号中的DC分量稳定。这允许本发明的磁盘驱动器显著地减少数据和伺服区之间为使DC电平稳定所提供的无用区域，从而增加每个磁盘表面的数据存储容量。
如上所述，根据本发明的时钟发生器和相关的设备可使用于多种包括采样伺服型磁盘驱动器的装置。
权利要求
1．时钟发生器包括用于产生时钟信号的时钟信号发生设备；采样设备，用于采样一个相位比较目标信号，该信号被以预定时间间隔提供并有一个第一间隔，在比所述第一间隔短的所述每个第二间隔根据所述时钟信号，在所述第一间隔期间输出N个采样值，N为一个自然数；内部乘积计算设备，计算一个包括所述N个采样值的信号矢量和有个N加权系数的系数矢量的内部乘积，以将计算结果作为一个相位比较结果输出；和用于根据所述相位比较信号控制所述时钟信号发生设备的相位控制设备，使所述相位比较目标信号和所述时钟信号在相位上匹配；其中所述N个采样系数的总和基本为0。
2．根据权利要求1的时钟发生器，其特征在于所述内部乘积计算设备包括乘法器，加法器和寄存器。
3．根据权利要求1的时钟发生器，其特征在于所述相位比较目标信号在所述第一间隔内有第一最大值和与所述第一最大值极性不同的第二最大值。
4．用于驱动盘类存储介质的盘驱动器，存储介质上以预定间隔距离记录了用于发生时钟信号的参考图形，所述盘驱动器包括访问设备，用于再生记录在所述盘类存储介质上的信号以输出一个再生的信号；用于发生时钟信号的时钟信号发生设备；采样设备，用于对从包括在每个预定时间间隔中的所述参考图形再生的信号进行采样，该信号有第一间隔，在比所述第一间隔短的所述第二间隔根据所述时钟信号，输出N个采样值，N为自然数；内部乘积计算设备，计算一个包括所述N个采样值的信号矢量和有个N加权系数的系数矢量的内部乘积，以将计算结果作为一个相位比较信号输出；和相位控制设备，根据所述相位比较信号控制所述时钟信号发生设备，使从所述参考图形再生的所述信号和所述时钟信号在相位上匹配。其中所述内部乘积计算设备的所述N个采样系数的总和为0。
5．根据权利要求4的盘驱动器，其特征在于所述内部乘积计算设备包括乘法器，加法器和寄存器。
6．根据权利要求4的盘驱动器，其特征在于从所述参考图形再生的所述信号在所述第一间隔有第一最大值和与所述第一最大值极性不同的第二最大值。
7．根据权利要求4的盘驱动器，进一步包括控制设备，用于在再生模式和记录模式之间切换；其中所述访问设备在所述再生模式下从所述盘类存储介质再生所述参考图形和信息信号，并从所述盘类存储介质再生所述参考图形，在所述记录模式下将信息信号记录在所述盘类存储介质上；和其中至少在所述记录模式下，所述内部乘积计算设备的所述N个加权系数的总和为0。
8．权利要求7的盘驱动器，其特征在于所述控制设备将所述内部乘积计算设备的N个加权系数切换为所述再生模式和所述记录模式下的不同值。
9．根据权利要求4的盘驱动器，其特征在于所述盘类存储介质是一个磁盘。
全文摘要
公开了用于采样伺服型磁盘驱动器的时钟发生器。从时钟图形再生的信号Z(t)在被馈送到相位比较器(52)之前被A/D转换器(33)数字化。算术装置(61)以线性组合计算N个采样值和N个加权系数的内部乘积,和一个D触发器(62)提供一个相位比较误差信号。信号在被作为控制信号经环路滤波器(54)提供之前由A/D转换器转换为模拟格式。来自VCO的时钟信号KLC被控制得同相位以产生一个和再生信号同步的时钟信号CLK。将配置加权系数的总和变为0时,信号不受加在再生信号上的DC分量的不利影响,从而获得时钟信号CLK和再生信号Z(t)的精确同步。
文档编号G11B27/24GK1205104SQ97191401
公开日1999年1月13日 申请日期1997年10月8日 优先权日1996年10月8日
发明者矢田博昭 申请人:索尼公司