非易失性存储器的制造方法
【技术领域】
[0001]本发明为一种非易失性存储器，尤指一种可降低晶胞(cell)内部次临界漏电流(sub-threshold leakage current)的非易失性存储器。
【背景技术】
[0002]众所周知，非易失性存储器在断电之后仍旧可以保存其数据内容。一般来说，当非易失性存储器制造完成并出厂后，使用者即可以编程(program)非易失性存储器，进而将数据记录在非易失性存储器中。而根据编程的次数，非易失性存储器可进一步区分为多次编程的存储器(mult1-time programming memory,简称MTP存储器)，或者一次编程的存储器(one time programming memory,简称OTP存储器)。基本上，使用者可以对MTP存储器进行多次的储存数据修改。相反地，使用者仅可以编程一次OTP存储器。一旦OTP存储器编程完成之后，其储存数据将无法修改。
[0003]另一种非易失式存储器，称为光罩式只读存储器(Mask ROM)。当光罩式只读存储器出厂后，所有的储存数据已经记录在其中，使用者仅能够读取光罩式只读存储器中的储存数据，而无法编程数据。也就是说，使用者必须先将储存数据提供给光罩式只读存储器的制造商，当存储器制造完成后送到使用者的手中时，所有的储存数据已经记录在其中，并且无法再进行任何编程动作。
[0004]基本上，光罩式只读存储器具有低成本、高信赖度及大容量的优点。已经被广泛应用于各类电子产品。
[0005]请参照图1A，其所绘示为现有光罩式只读存储器示意图。光罩式只读存储器100包括字元线WLl?WLn、位元线BLl?BL4、以及(nX4)个晶胞(cell) SI，I?Sn，4，其中每个晶胞中包括一晶体管。以第η字元线WLn为例，第η字元线WLn与四条位元线BLl?BL4共可对应出四个晶胞Sn, I?Sn, 4。其中，四个晶体管的栅极(gate)连接至第η字元线WLn,源极(source)连接至接地端G,漏极(drain)可以选择性地连接或者不连接至对应的位元线。
[0006]基本上，在制造光罩式只读存储器100的过程中，可选择性地利用穿透洞(via)将晶体管漏极连接至对应的位元线，并据以定义该晶胞的储存状态。当晶体管漏极连接至对应的位元线时，该晶胞为第一储存状态(例如状态0)，当晶体管漏极未连接至对应的位元线时，该晶胞为第二储存状态(例如状态I)。
[0007]在图1A中，以方形黑色实心的节点(node)代表晶体管漏极连接至位元线；以方形白色空心的节点代表晶体管漏极未连接至位元线。因此，晶胞Sn，I的储存状态为第二储存状态(状态I)，晶胞Sn，2的储存状态为第一储存状态(状态0)，并依此类推不再赘述。
[0008]请参照图1B，其所绘示为光罩式只读存储器在读取周期时，相关信号的示意图。其中，第X字元线WLx为选定字元线(selected word line),其他字元线WL_other则为非选定字元线(non-selected word line)。于读取周期中的时间点t0,所有位元线BL需要预充电(pre-charge)至高电平(Hi)。当字元线BL预充电至高电平后，于时间点tl,提供高电平(Hi)至第X字元线WLx,而提供低电平(Lo)至其他字元线WL_other。于时间点t3时，即可取样(sample)所有位元线BL上的电压大小，并据以得知对应晶胞的储存状态。
[0009]基本上,高电平(Hi)的电压可为核心电压(core voltage),如IV,而低电平(Lo)为接地端G的接地电压(ground voltage)。以下以图1A中，第η字元线WLn为选定字元线，并读取光罩式只读存储器100中的数据来做说明。
[0010]首先，于时间点to时，所有位元线BLl?BL4预充电至高电平(Hi)。接着，于时间点tl，提供高电平(Hi)至第η字元线WLn，而提供低电平(Lo)至其他字元线(亦即，第一字元线WLl至第η-1字元线WLn-Ι)。
[0011]由于第一字元线WLl至第η-1字元线WLn-1皆为低电平(Lo)，因此第一字元线WLl至第η-1字元线WLn-1所对应的晶胞SI，I?Sn_l，4皆无法动作。
[0012]再者，由于第η字元线WLn为高电平(Hi),且晶胞Sn, 2中晶体管漏极连接至对应的第二位元线BL2,所以晶胞Sn, 2中的晶体管内部会产生驱动电流(driving current),并将第二位元线BL2的电压由高电平(Hi)拉低(pull down)至低电平(Lo)。亦即如图1B中位元线BL的虚线所示，于时间点tl之后，第二位元线BL2上的电压会逐渐降低至低电平(Lo)。
[0013]另外，由于第η字元线WLn为高电平(Hi)，且晶胞Sn，l、Sn，3、Sn，4的漏极并未连接至对应的第一位元线BL1、第三位元线BL3、第四位元线BL4，所以晶胞Sn，1、Sn，3、Sn, 4中的晶体管内部不会产生驱动电流，所以无法拉低(pull down)第一位元线BL1、第三位元线BL3、第四位元线BL4的电压。亦即，如图1B中位元线BL的实线所示，于时间点tl之后，第一位元线BL1、第三位元线BL3、第四位元线BL4会维持在高电平(Hi)。
[0014]之后，于时间点t2时，S卩可取样位元线BLl?BL4，并判断出位元线BLl?BL4依序为高电平(Hi)、低电平(Lo)、高电平(Hi)、高电平(Hi)的结果。并据以决定晶胞Sn，ISn, 2,Sn，3、Sn，4的储存状态依序为状态1、状态O、状态1、状态I。
[0015]同理，当第η-1字元线WLn-1为选定字元线时，可以获得晶胞Sn_l，lSn_l，2、Sn-1，3、Sn-1，4的储存状态依序为状态O、状态1、状态1、状态O。当然，利用相同的方式，可以获得光罩式只读存储器100中所有晶胞的储存状态，此处不再赘述。
[0016]然而，现有光罩式只读存储器100中，晶胞内部的次临界漏电流(sub-thresholdleakage current)会造成储存状态的误判。详细说明如下:
[0017]以图2A所示的第一位元线BLl为例，晶胞Sn, I中晶体管漏极未连接至第一位元线BLl，晶胞SI，I?Sn-1，I中晶体管漏极皆连接至第一位元线BLl。因此，晶胞Sn，I的储存状态为状态I ;其他晶胞SI，I?Sn-1, I的储存状态为状态O。
[0018]于读取周期中，当第η字元线WLn为选定位元线时，第η字元线WLn为高电平(Hi)。理论上，第一位元线BLl会维持在高电平(Hi)。
[0019]然而，当第η字元线WLn为选定位元线时，虽然晶胞SI，I?Sn_l，I不会动作，但由于晶胞SI，I?Sn-1，I中晶体管漏极皆连接至第一位元线BL1，因此晶体管漏极与源极之间的电压差，将使得晶胞SI，I?Sn-1，I内部产生次临界漏电流(IJ。
[0020]以图2A为例，共有(η-1)个晶胞SI，I?Sn_l，I会产生次临界漏电流(I)，所以总漏电流的大小为(n-l)XIp换句话说，当字元线(WL)的数目太多时，其总漏电流的量就会很大，并导致第一位元线BLl的电压由高电平(Hi)被拉低(pull down)至低电平(Lo)。使得应该要被判断为状态I的晶胞Sn，I被误判为状态O。
[0021]请参照图2B所示的读取周期。于时间点t0时，第一位元线BLl预充电至高电平(Hi)。接着，于时间点tl，提供高电平(Hi)至第η字元线WLn，而提供低电平(Lo)至第一字元线WLl至第η-1字元线WLn-1。
[0022]由于晶胞SI，I?Sn-1, I的总漏电流的量太大，所以在时间点tl之后，第一位元线BLl上的电压会逐渐降低至低电平(Lo)。最后，于时间点t3对第一位元线BLl进行取样时，产生状态O的误判。
[0023]由于无法有效地降低晶胞内部次临界漏电流(IJ的大小。因此，为了解决晶胞内部的次临界漏电流(IJ所造成的误判，需要限制字元线WL的数目。举例来说，限制每一条位元线BL所搭配的字元线WL数目η的上限为128。当位元线BL所搭配的字元线WL的数目超过128条时，储存状态误判的情况就很可能会发生。
【发明内容】
[0024]本发明的目的在于提出一种非易失性存储器，利用简单的一逻辑电路搭配一控制线，且该控制线做为共享源极线(shared source line)。利用逻辑电路操作控制线上的电压，达成抑制(suppress)晶胞内部次临界漏电流的目的。
[0025]本发明为一种非易失性存储器，包含:一第一存储单元，包括:一第一字元线；一第二字元线；一第一控制线；一第一逻辑电路，具有一第一输入端连接至该第一字元线、一第二输入端连接至该第二字元线、以及一输出端连接至该第一控制线；其中，该第一字元线与该第二字元线其中之一为一选定字元线时，该输出端提供一第一电平至该第一控制线；以及，该第一字元线与该第二字元线并非为选定字元线时，该输出端提供一第二电平至该第一控制线；一第一位元线；一第一晶胞，具有一控制端连接至该第一字元线、一第一端连接至该第一控制线、以及一第二端选择性地连接至该第一位元线；以及一第二晶胞，具有一控制端连接至该第二字元线、一第一端连接至该第一控制线、以及一第二端选择性地连接至该第一位元线。
[0026]本发明另一方面为一种非易失性存储器,包含:一位兀线；M条字兀线，M为大于2的正整数；一控制线；一逻辑电路，具有M个输入端连接至该M