高压行译码电路的制作方法
【技术领域】
[0001] 本发明涉及一种半导体集成电路，特别是涉及一种高压行译码电路。
【背景技术】
[0002] 非易失性存储器（NVM)在高压编程操作时需要高压，编程（program)时选中需要 正编程电压，正编程电压一般为能够实现电子注入到存储管的栅极的正高压（vpos)，正高 压要大于NVM的工作的电源电压（vpwr);编程时不选中为负擦除电压，负擦除电压一般为 在擦除（erase)操作时能够实现将电子从存储管的栅极的擦除的负高压（vneg)。擦除时选 中需要负擦除电压即vneg，不选中为正编程电压即vpos。
[0003] 非易失性存储器进行编程或擦除操作所需的电压由高压行译码电路实现，如图 1所示，是现有高压行译码电路图；现有高压行译码包括高压译码模块101，第一译码器 (decodel) 102,第二译码器（decode2) 103,高压控制模块（hvl) 104。decodel主要为多位译 码模块，de〇Cde2主要为2-4译码器，hvl主要为高压控制模块。
[0004] 输入信号包括3个，分别为信号A、信号B和信号C。信号A和B为解码信号，同时 为1，代表选中。信号C为模式控制信号，0表不编程，1表不擦除。
[0005] 信号A和信号C经过decodel模块生成高压译码信号X2SP和X2SN ;信号B经过 decode2模块生成高压译码信号0E_DP、0E_SPB、0E_SN和0E_DNB ;信号C经过hvl模块生 成高压信号VDP和VDN。
[0006] 高压译码模块101包括8各腸5晶体管，分别为？]\?)5管111101、111102、111103和111104 以及NMOS管ml05、ml06、ml07和ml08。现有高压行译码电路的输入输出信号和中间的译 码信号以及对应的控制关系如表一所示。
[0007] 表一
[0008]
【主权项】
1. 一种高压行译码电路，其特征在于，包括高压译码模块，所述高压译码模块包括：第 一 PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五PMOS管和第六NMOS管； 所述第一 PMOS管的栅极连接第一译码信号，所述第二PMOS管的栅极连接第二译码信 号，所述第一译码信号和所述第二译码信号互为反相，所述第一译码信号的低电平为〇、高 电平为正编程电压； 所述第三NMOS管的栅极连接第三译码信号，所述第四NMOS管的栅极连接第四译码信 号，所述第三译码信号和所述第四译码信号互为反相，所述第三译码信号的低电平为负擦 除电压、高电平为电源电压； 所述第五PMOS管的栅极接地，所述第六NMOS管的栅极连接电源电压； 所述第一 PMOS管的漏极连接第五译码信号，所述第二PMOS管的源极连接第六译码信 号，所述第三NMOS管的漏极连接第七译码信号，所述第四NMOS管的源极连接第八译码信 号，所述第五译码信号和所述第六译码信号的低电平都为0、高电平都为正编程电压；所述 第七译码信号和所述第八译码信号的低电平都为负擦除电压、高电平都为电源电压； 所述第一 PMOS管的源极、所述第二PMOS管的漏极和所述第五PMOS管的漏极连接在一 起，所述第三NMOS管的源极、所述第四NMOS管的漏极和所述第六NMOS管的漏极连接在一 起，所述第五PMOS管的源极和所述第六NMOS管的源极连接在一起并作为行译码信号输出 端； 所述第一译码信号、所述第二译码信号、所述第三译码信号、所述第四译码信号、所述 第五译码信号、所述第六译码信号、所述第七译码信号和所述第八译码信号都由第一输入 信号、第二输入信号和第三输入信号译码后形成；所述第一输入信号和所述第二输入信号 为解码信号，当所述第一输入信号和所述第二输入信号都为1时表示选中；所述第三输入 信号为模式控制信号，所述第三输入信号为〇时表示编程、为1时表示擦除； 编程模式且选中时，所述第一 PMOS管和所述第五PMOS管导通，输出的行译码信号为 正编程电压；编程模式且未选中时，所述第三NMOS管和所述第六NMOS管导通或所述第四 NMOS管和所述第六NMOS管导通，所述行译码信号为负擦除电压； 擦除模式且选中时，所述第三NMOS管和所述第六NMOS管导通，输出的行译码信号为 负擦除电压；编程模式且未选中时，所述第一 PMOS管和所述第五PMOS管导通或所述第二 PMOS管和所述第五PMOS管导通，所述行译码信号为正编程电压。
2. 如权利要求1所述的高压行译码电路，其特征在于：高压行译码电路还包括第一译 码器，所述第一输入信号输入到所述第一译码器，所述第一译码器的输出端输出所述第一 译码信号、所述第二译码信号、所述第三译码信号和所述第四译码信号，所述第一输入信号 为1时，所述第一译码信号为低电平、所述第二译码信号为高电平；所述第一输入信号为〇 时，所述第一译码信号为高电平、所述第二译码信号为低电平。
3. 如权利要求2所述的高压行译码电路，其特征在于：所述第一译码器由多位译码器 组成。
4. 如权利要求1所述的高压行译码电路，其特征在于：高压行译码电路还包括第二译 码器，所述第二输入信号和所述第三输入信号输入到所述第二译码器，所述第二译码器的 输出端输出所述第五译码信号和所述第七译码信号，所述第二输入信号和所述第三输入信 号为00或11时，所述第五译码信号和所述第七译码信号都为低电平，所述第二输入信号和 所述第三输入信号为10或01时，所述第五译码信号和所述第七译码信号都为高电平。
5. 如权利要求4所述的高压行译码电路，其特征在于：所述第二译码器由2-4译码器 组成。
6. 如权利要求4所述的高压行译码电路，其特征在于：高压行译码电路还包括高压控 制模块，所述第三输入信号输入到所述高压控制模块，所述高压控制模块的输出端输出所 述第六译码信号和所述第八译码信号，所述第三输入信号为1时，所述第六译码信号和所 述第八译码信号都为高电平；所述第三输入信号为0时，所述第六译码信号和所述第八译 码信号都为低电平。
【专利摘要】本发明公开了一种高压行译码电路，高压译码模块包括六个MOS晶体管；八个译码信号由3个输入信号译码后形成，第一和二PMOS管以及第三和四NMOS管的栅极分别连接第一至四译码信号，第五PMOS管的栅极接地，第六NMOS管的栅极连接电源电压；第五PMOS管和第六NMOS管的源极连接在一起并作为行译码信号输出端；通过第一至四译码信号控制包括有正编程电压或负擦除电压的第五至八译码信号中的一个连接到输出端。编程模式且选中时，第一和五PMOS管导通，行译码信号为正编程电压，未选中为负擦除电压；擦除模式且选中时，第三和六NMOS管导通，行译码信号为负擦除电压，未选中为正编程电压。本发明面积小。
【IPC分类】G11C16-08
【公开号】CN104658604
【申请号】CN201510068402
【发明人】王鑫
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年5月27日
【申请日】2015年2月10日