一种可防止改写的非挥发存储器的写保护电路的制作方法
【技术领域】
[0001]本发明属于半导体存储器技术领域，具体涉及一种非挥发存储器写保护电路，特别涉及一种针对一次编程非挥发存储器的可防止篡改的写保护电路。
【背景技术】
[0002]信息时代，在信息技术给人们提供便利的同时，也带来了一个严峻的问题，那就是信息安全，尤其是敏感数据的安全性问题，其中敏感数据的安全存储是保证安全性的关键。
[0003]半导体存储器使用O或者I的数据组合来存储信息，组成大容量存储器的每个存储器件单元可以存储一个数据(O或者I)。通常，以掉电后存储器的数据是否继续存储在存储器中判断，存储器可以分为挥发存储器和非挥发存储器，其中非挥发存储器掉电后数据能继续保持。由于大多数敏感数据需要永久存储，因此多存储在系统中的非挥发存储器中。因此从非挥发存储器写电路的角度，防止敏感数据被改写破坏成为关键问题。
[0004]其中，一次编程存储器(One-time Programmable, OTP)技术，由于其特征是单次编程操作，即第一次编程后就不能再次编程，这种状态改变的不可逆，使其具有一定的防止改写的优势，通常用于存储各种类型的敏感数据和安全信息，例如密钥、设备序列号、制造标示，以及其它敏感数据等等。
[0005]但是攻击者可能会再次写入以篡改破坏，或者偶然的误操作会导致改写破坏。由于这些OTP存储器中通常存储很关键信息，数据被改写破坏会带来系统工作异常。因此提出防止恶意改写或者偶然误操作改写的非挥发OTP存储器的写保护技术很有必要。
[0006]在现有技术中，美国专利US7817456B2提出一种针对掩膜编程ROM的写保护电路技术，如图1所示。一个编程锁定电路102，禁止对已编程过的存储行再次编程以破坏数据。该专利所针对的是从反熔丝(Antifuse)OTP存储单元转变的掩膜编程ROM的写保护。编程锁定电路102中有掩膜编程晶体管112、113、114等，一旦整个存储器被掩膜编程过后，这些掩膜编程晶体管也处于导通状态，将掩膜编程ROM的字线通过控制晶体管115连接到地，从而将高压产生电路101产生的高压编程信号旁路掉，避免对已编程存储行的再次写入。
[0007]由于该技术是针对掩膜编程ROM的写保护，并不适用于OTP存储器。因为在制造阶段将掩膜晶体管打通之后，跟掩膜晶体管相连的整行都不能进行写入。而OTP是保留用户在使用阶段还可编程一次的能力，其灵活性大大高于掩膜编程R0M，因此不能采用该专利中将写电压完全屏蔽掉的方法。
[0008]随着新型存储器的发展，例如阻变存储器、相变存储器、铁电存储器、磁存储器等，越来越成为非挥发存储器领域的潜力替代者。使用上述新型存储器实现OTP存储器，以存储具有较高安全性的数据，成为一个重要领域。现有技术中，中国专利公开号CN1764982A、CN1795512A等提出了由新型存储器的双存储单元构建存储位的技术，以提高存储器的抗工艺波动能力和操作可靠性，在所提的基于双单元的存储位中，如果一个处于导通态，一个处于非导通态，则能正常存储O或者1，如果两个单元处于相同的状态，则认为存储的无效数据。
[0009]中国专利CN102169719A提出在基于双单元构建存储位的基础上实现OTP存储器的方法，如图2所示，其中204是由双阻变存储单元构建的一个存储位，203是列选通管阵列，201是写驱动模块，202是一个数据控制逻辑，根据输入数据是I还是1，选择对BL还是81^_施加编程电压。存储位204中两个存储单元初始均为非导通态。如果输入数据是1，对BL施加电压，则存储位204中的左存储单元被编程为导通态，右存储单元保持在非导通态，可定义此时存储为O ;如果输入数据是0，对此_施加电压，则存储位204中的右存储单元被编程为导通态，左存储单元保持在非导通态，可定义此时存储为I。该结构中将从导通态编程为非导通态的复位写驱动移除，从而使得存储为O的位不可能被改成存储为1，因而实现了 OTP功能。
[0010]但是，如果对已经编程的存储位，再次恶意或者无意写入相反的数据，则会破坏该存储位的内容。例如，假如存储位204已经编程为1，即左存储单元编程为导通态、右存储单元保持在非导通态，此时如果再写启动写操作将其编程为0，则会使得右存储单元编程为导通态，而左存储单元也是导通态，此存储位204的数据将被破坏，成为无效位。
[0011]因此，需要提出一种针对双单元存储位实现的OTP的写保护技术，防止数据被恶意或无意改写破坏。
【发明内容】
[0012]本发明要解决的技术问题是，提出一种针对一次编程的非挥发存储器的写保护电路，可实现对一次编程存储器的逐位写保护，防止恶意或无意的改写。
[0013]本发明提出的可防止篡改的非挥发存储器的写保护电路，主要针对由双单元构成一个存储位的存储器结构的一次编程存储器的写保护电路，其电路结构，如图3所示，包括:电流源311，存储位301，数据控制逻辑304，比较器310，写驱动电路307，控制信号产生电路313，锁存器Latch 312，还包括:两个列选择晶体管:第一晶体管302、第二晶体管303，两个控制晶体管:第三晶体管306、晶体管四305;两个预读控制晶体管:第五晶体管308、第六晶体管309，其中:
Cl)所述存储位301，包括一个左存储单元321、一个右存储单元322，所述左存储单元321和右存储单元322受同一个行选择信号控制，当行选择信号有效时，左存储单元321和右存储单元322同时选中；
所述左存储单元321和右存储单元322，在初始状态时全部处于非导通态，此时，存储位301具备一次可编程的能力。
[0014]所述左存储单元321和右存储单元322，其中，一个被编程处于导通态，另一个处于非导通态时，能正常存储一个比特数据位。例如，如果左存储单元321为导通态、右存储单元322为非导通态，则认为存储数据0，反之，则认为存储数据I。如果左存储单元321和右存储单元322同时处于导通态，则认为存储的是无效数据。
[0015]所述左存储单元321、右存储单元322，可以是由各种基于高低阻值来存储的非挥发存储器件构建，例如，可以是阻变存储单元、相变存储单元、铁电存储单元、磁存储单元等构建，其导通态和非导通态分别代表低阻态和高阻态。
[0016]所述左存储单元321、右存储单元322，可以是其它类型的存储单元，包括电擦除电编程只读存储器(EEPR0M)、快闪存储器(Flash)等，所述导通态和非导通态分别表示其浮栅电荷被编程和被擦除的物理状态。
[0017]所述左存储单元321、右存储单元322，其中可以包括选通晶体管。
[0018](2)所述两个列选择晶体管:第一晶体管302、第二晶体管303，其栅极受同一个列选择信号控制，当列选择信号有效时，第一晶体管302和第二晶体管303同时被选择开启；第一晶体管302和第二晶体管303分别串联在左存储单元所在的左位线BL_L、右存储单元所在的右位线BL_R上。
[0019](3)所述数据控制逻辑模块304，其输入一是写入数据，输入二是来自写驱动电路307，经过串联的第三晶体管306、第四晶体管305的写驱动信号，输出一是连接第一晶体管302、左位线BL_L，输出二是接第二晶体管303、右右位线BL_R ;其功能是，根据写入数据是O还是I，选择将写驱动信号传递给左位线BL_L还是右位线BL_R。
[0020](4)所述两个预读控制晶体管:第五晶体管308、第六晶体管309，其栅极均受预读控制信号PreRD控制，当预读控制信号PreRD有效时，第五晶体管308和第六晶体管309均导通；