048]逻辑控制单元506A
[0049]存储器阵列506B
[0050]传输闸510、508、512
[0051]相位侦测器708B
[0052]过滤器708C
[0053]振荡器708D
[0054]正向延迟线808B
[0055]镜像控制电路808C
[0056]反向延迟线808D
[0057]内部缓冲器808E
【具体实施方式】
[0058]以下的实施例与附图将更详细的举例说明。
[0059]请参见图3，其是非挥发式存储器装置30的示意图。非挥发式存储器装置30包含存储器核心302、频率电路元件304、输入缓冲器306、同步电路308、数据输出缓冲器310、数据选通输出缓冲器312以及延迟控制电路314。
[0060]存储器核心302包含:存储器阵列、逻辑控制单元、列地址译码器、行地址译码器以及感测放大器。存储器阵列包含以行、列方式排列的多个存储单元。位于同一列的存储单元通过字线而连接，位于同一行的存储单元通过位线而连接。感测放大器親接至位线。逻辑控制单元与外部频率信号同步，或是基于内部振荡器而操作。逻辑控制单元根据存储器操作指令(例如:存储器读取指令或写入指令)与地址信号而控制不同的存储器操作。
[0061]进行存储器读取操作时，行译码器与列译码器分别耦接至字线与位线，通过对地址信号的译码选择要存取或读取的存储单元(对存储单元进行寻址)。据此，感测放大器放大并传送来自存储器核心302的数据信号，以及自存取的存储单元读取至频率电路元件304。
[0062]输入缓冲器306接收外部频率信号并提供输入频率信号至同步电路308。输入缓冲器306可为一个或多个反相器，或是操作放大器(operat1nal amplifier)，用于回存因为阻抗而使外部频率信号受影响的逻辑电平。其后，同步电路308提供输出频率信号。频率电路元件304自存储器核心302接收数据信号，以及自同步电路308接收输出频率信号。频率电路元件304接着在输出频率信号的上升沿与下降沿，将数据信号提供予数据输出缓冲器310。S卩，由频率电路元件304提供的数据信号与输出频率信号同步。由频率电路元件304接收数据信号后，数据输出缓冲器310提供与自频率电路元件304接收的数据信号相对应，且与输出频率信号同步的输出数据信号(output data signal)。更进一步的，数据选通输出缓冲器312从同步电路308接收输出频率信号，并提供与输出频率信号同步的数据选通信号。因为数据选通信号与输出数据信号均与输出频率信号同步，数据选通信号代表输出数据信号可用于进行读取存取。
[0063]同步电路308包含:延迟电路308A，用于接收输出频率信号并提供输出频率反馈信号。延迟电路308A也接收由延迟控制电路314提供的延迟控制信号。
[0064]在某些实施例中，同步电路308更包含相位侦测器308B、移位寄存器308C，以及延迟线308D。相位侦测器308B侦测在输入频率信号与输出频率反馈信号间的相位差。根据侦测得出的相位差，相位侦测器308B提供用于控制移位寄存器308C的控制信号(“左移”或“右移”)。移位寄存器308C决定延迟线308D的延迟长度，藉以移除侦测得出，在输入频率信号与输出频率反馈信号间的相位差。
[0065]在部分的实施例中，延迟电路308A接收延迟控制电路314提供的延迟控制信号，藉以改变数据选通信号的延迟期间(delay durat1n)。在部分的实施例中，指令接口 316耦接至延迟控制电路314，并提供延迟控制信号至延迟控制电路314。在部分的实施例中，非挥发式存储器装置30还包含耦接在同步电路308与数据选通输出缓冲器312间的输出延迟电路318。输出延迟电路318并不是接收延迟控制信号，而是接收由延迟控制电路314提供的输出延迟控制信号。输出延迟电路318与输出延迟控制信号分别实质类似于延迟电路308A与延迟控制信号。基于输出延迟控制信号，输出延迟电路318改变数据选通信号相对于输出数据信号的延迟期间。
[0066]图4A、图4B为延迟电路308A的举例。如前所述，输出延迟电路318可实质类似于延迟电路308A。因此，图4A、图4B的例子也可用于说明输出延迟电路318。在图4A中，延迟电路40A包含以串行方式耦接的多个信号延迟元件402A-1至402A-6。信号延迟元件402A-1至402A-6可以是能提供信号延迟的任何电路元件，例如反相器。延迟电路40A还包含一个旁路电路402A-S，旁路电路402A-S用于绕过至少一个信号延迟元件。旁路电路402A-S包含开关，且开关的关闭或开路(绕开或不绕开)可由延迟控制信号决定。举例而言，开关可以是传输闸或晶体管。
[0067]延迟电路40A的信号延迟会根据绕道的信号延迟元件的个数而决定，而绕道的信号延迟元件的个数则由延迟控制电路314提供的延迟控制信号决定。请参看图4A，举例而言，当延迟控制信号为“I”时，开关为导通(关闭)，且旁路电路402A-S在信号延迟元件402A-3、402A-4旁形成短路电路路径。在此种“绕道”配置中，输出频率信号通过四个信号延迟元件(402Α-1、402Α-2、402Α-5、402Α-6)与旁路电路402A-S传送。输出频率信号绕过信号延迟元件402A-3、402A-4。
[0068]当延迟控制信号为“0”，旁路电路402A-S的开关为断开(开启)，且旁路电路402A-S不提供短路电路路径。在此种“非绕道”配置中，输出频率信号通过六个信号延迟元件(402A-1至402A-6)传送。输出频率信号并不会经由旁路电路402A-S。
[0069]在前述的“绕道”配置中，输出频率信号通过四个信号延迟元件传送，而“非绕道”配置则是通过六个信号延迟元件。因此，与未采用“绕道”配置的输出频率信号相比，通过“绕道”配置传送的输出频率信号具有较短的延迟。因此，利用延迟控制信号延迟元件的数量，可以改变输出频率信号的延迟。
[0070]请参见图4B，其是延迟电路308A的另一个实施例。延迟电路40B包含两个信号延迟元件402B-U402B-2。每一个信号延迟元件各自包含两个NMOS晶体管(晶体管NMOSl与晶体管NM0S2)与两个PMOS晶体管(晶体管PMOSl与晶体管PM0S2)。输出频率信号耦接至信号延迟元件402B-1的晶体管PM0S2与晶体管NM0S2的栅极。偏压电路404B接收延迟控制信号，并提供栅极电压PBIAS至每一个晶体管PMOSl的栅极，提供栅极电压NBIAS至每一个晶体管NMOSl的栅极。
[0071]延迟电路40B的信号延迟取决于栅极电压PBIAS、NBIAS的控制。栅极电压PBIAS、NBIAS是由延迟控制电路314提供的延迟控制信号决定。例如:若延迟控制信号包含两个二进制的位，能提供四种不同的栅极电压PBIAS、NBIAS的组合于晶体管PM0S1、晶体管NMOSl的栅极。随着改变在晶体管PM0S1、晶体管NMOSl的栅极的栅极电压，晶体管PMOSl与晶体管NMOSl的电阻值可被改变。晶体管PMOSl与晶体管NMOSl分别因为施加于晶体管PMOSl或晶体管NMOSl的栅极电压PBIAS或NBIAS不够高、不够低而关闭。据此，用于对信号延迟元件402B-1的输出进行充电或放电所需的时间将改变。因此，信号延迟元件402B-1传送的输出频率信号将改变。
[0072]信号延迟元件402B-2的操作方式与信号延迟元件402B-1类似。信号延迟元件402B-2自信号延迟元件402B-1接收输出，该输出经由信号延迟元件402B-1传送。信号延迟元件402B-2接着提供输出频率反馈信号。
[0073]请参见图5，其是延迟控制电路314的举例的示意图。在某些实施例中，延迟控制电路50耦接至指令接口 502以接收使用者提供的延迟控制信号。延迟控制电路50也耦接至存储器核心506 (为存储器核心302的实施例的举例)。存储器核心506包含逻辑控制单元506A、存储器阵列506B、列地址译码器、行地址译码器以及感测放大器(未绘式)。除了存储图3所述的数据信号外，存储器阵列506B还可能存储延迟控制信号。例如:存储器核心506利用写入操作，将自延迟控制电路50接收的延迟控制信号写入(即，存储)至存储器阵列506B。此外，存储器核心506利用读取操作，自存储器阵列506B读取延迟控制信号，并将其提供予延迟控制电路50。
[0074]在某些实施例中，延迟控制电路50包含用于存储延迟控制信号的挥发式存储器504。延迟控制电路50也包含一个或多个开关，例如传输闸。传输闸的栅极均耦接至逻辑控制单元506A (连接方式未绘式)，逻辑控制单元506A控制由指令接口 502传送至挥发式存储器504或存储器阵列506B的延迟控制信号，以及在不同操作下导通或断开传输闸，藉以改变在挥发式存储器504，和存储器阵列506B b间的延迟控制信号。