专利名称：一种存储器的选通方法及实现该方法的电路结构的制作方法
技术领域：
本发明涉及存储器的选通方法，尤其是指以二极管为选通管的存储器选通方法及
实现该方法的电路结构。本发明属于微纳电子学技术领域。
背景技术：
相变存储器技术是基于0vshinsky在20世纪60年代末(Phys. Rev. Lett. ， 21， 1450 1453， 1968) 70年代初(A卯l. Phys. Lett. ， 18， 254 257， 1971)提出的相变薄膜可 以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存 储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和
引出电极材的研究热点也就围绕其器件工艺展开器件的物理机制研究，包括如何减小器
件料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶 态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信 息的写入、擦除和读出操作。 相变存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗 强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成 为未来存储器主流产品和最先成为商用产品的器件。 相变存储器的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电 流脉冲信号擦操作(RESET)，当加一个短且强的脉冲信号使器件单元中的相变材料温度 升高到熔化温度以上后，再经过快速冷却从而实现相变材料多晶态到非晶态的转换，即"1" 态到"O"态的转换；写操作(SET)，当施加一个长且中等强度的脉冲信号使相变材料温度升 到熔化温度之下、结晶温度之上后，并保持一段时间促使晶核生长，从而实现非晶态到多晶
态的转换，即"0"态到"1"态的转换；读操作，当加一个对相变材料的状态不会产生影响的
很弱的脉冲信号后，通过测量器件单元的电阻值来读取它的状态。 与相变存储器相结合的选通器件， 一直是相变存储器实现产业化的关键技术。目 前比较流行的有MOS管选通(1R1T)、三极管选通(BJT)以及二极管选通(1R1D)。 1R1T因 为其过大的面积已经逐步退出竞争舞台。目前国际上比较热门的是三星的1R1D技术以及 Numonyx的BJT技术。而其中尤以1R1D技术更具有前景，因为他拥有BJT技术不可比拟的 面积优势。 尽管1R1D技术具有巨大的应用前景，并且吸引了业界广泛的关注，但是依然有一 个关键技术点没有得到很好的解决寄生三极管效应。如图1所示，操作单元二极管P极、 字线以及邻近二极管的P极构成了一个寄生三极管。字线是基极，操作单元二极管P极是 射电极，邻近二极管的P极是集电极。当操作电流从操作二极管流向字线时，必定会产生一 个电流从字线流向邻近二极管(尽管邻近二极管处于反偏状态)。这个寄生电流将会对邻 近单元产生影响，从而形成串扰。而这个电流是不需要的，所以也增加了功耗。
因此，实有必要对相变存储器1R1D的选通方式做进一步的改进。
发明内容
本发明要解决的技术问题在于提供一种存储器的选通方法及实现该方法的电路 结构，用于克服存储器中利用二极管作为选通管时，在选通过程中出现的三极管寄生效应， 从而可解决由于该寄生效应引起的串扰和功耗增加的问题。
为了解决上述技术问题，本发明采用如下技术方案 —种存储器的选通方法，所述存储器采用二极管作为选通器件，对所述存储器进 行读写操作时，针对要操作的存储单元，给其位线施加操作脉冲、字线电压拉低；针对不操
作的存储单元，给其位线施加一个高于字线电压的直流电压，用以使所述不操作的存储单 元流过的电流为零，所述不操作的存储单元与所述要操作的存储单元处于同一字线。
进一步地，所述的二极管可以是多晶态或单晶态二极管、肖特基二极管、栅源或 栅漏相连的场效应管、栅源或栅漏相连的MOSFET、齐纳二极管、可控硅二极管、P-I-N结构
二极管等。 其中，所述高于字线电压的直流电压可通过设置于存储器芯片上的外围电路产 生。
—种用于产生所述高于字线电压的直流电压的外围电路，其包括
包含NMOS管的下拉回路；
包含PMOS管的上拉回路； 以及用于保证上拉回路与下拉回路偏置电流绝对相等的偏置电路； 所述上拉回路的一端连接电源，另一端与下拉回路的一端相连接，下拉回路的另
一端连接地； 所述上拉回路与下拉回路的连接点与不操作的存储单元的位线相接，向其输出直 流电压。 上述外围电路的运作方法是当存储器进行读写操作时，所述外围电路通过选通 门将所述上拉回路与下拉回路连接点处的直流电压加载到不操作的存储单元的位线上，所 述不操作的存储单元与要操作的存储单元处于同一字线。 进一步地，所述不操作的存储单元是与所述要操作的存储单元相邻近的两个存储 单元。 —种用于产生所述高于字线电压的直流电压的外围电路模块，其包括与存储器 的存储单元结构完全相同的三个参考单元、与存储器的驱动电路完全相同的驱动电路、上 述外围电路、模拟_数字信号转换器、锁存器、以及数字_模拟信号转换器；
所述三个参考单元共享一根字线，分别有三根不同的位线； 位于所述三个参考单元中间的参考单元的位线与所述驱动电路连接，所述驱动电 路用于对参考单元进行读写操作； 另外两个参考单元的位线与所述外围电路连接； 所述外围电路与模拟_数字信号转换器连接，所述模拟_数字信号转换器将所述 外围电路输出的直流电压转换为多位数字信号； 所述模拟_数字信号转换器与锁存器连接，所述锁存器将上述多位数字信号锁 存； 所述锁存器与所述数字_模拟信号转换器连接，所述数字_模拟信号转换器将锁存器锁存到的多位数字信号转换为模拟信号，并将该模拟信号输出，该模拟信号即所述的
高于字线电压的直流电压。 上述外围电路模块的运作方法是 在存储器上电之后，首先，所述驱动电路对位于中间的参考单元进行读写操作，另外两个参考单元的位线与外围电路接通；然后，所述外围电路将其输出的直流电压信号发
送给模拟_数字信号转换器，模拟_数字信号转换器将该直流电压信号转换为数字信号发送给锁存器；经过一段时间后，锁存锁存器接收到的信号，停止对参考单元的读写操作；当存储器进行读写操作时，数字_模拟信号转换器将锁存器锁存到的信号转换为模拟信号并将该模拟信号输出至不操作的存储单元的位线上，该模拟信号即所述的高于字线电压的直流电压。 当存储器进行读写操作时，所述外围电路模块通过选通门将所述数字_模拟信号转换器输出的模拟信号即直流电压加载到不操作的存储单元的位线上。 进一步地，所述不操作的存储单元是与要操作的存储单元相邻近的两个存储单元。 作为本发明的优选方案，上述的运作方法可以是利用锁存器，分别锁存读操作时的信号及写操作时的信号，以供存储器在进行读操作或写操作时使用。
进一步地，所述写操作时的信号包括写"0"时的信号及写"1"时的信号。
相变存储器通常包括由存储单元组成的存储阵列，存储阵列位于存储器的芯片上。当相变存储器采用二极管作为选通管时，要对一个存储单元进行操作，必定是将该单元的字线拉低，然后往该单元的位线发送操作脉冲。而其他字线保持高电平(一般而言，为电源电平)，其他位线保持零电平。如图2所示。这样利用二极管正向导通，反向截止的特性，可以实现仅操作要操作的单元，而不影响其他单元。其中，对存储单元进行读写操作时，是由驱动电路通过选通门向存储单元的位线发送操作脉冲的。驱动电路是为存储单元提供所需要的读写电流的电路，其一般是PMOS管(或NM0S管)构成的电流镜。选通门位于每一条位线上，选通门一般是三端门电路， 一个控制端，以及两个数据通路端口 。 一般由PM0S与NM0S对构成，也可以由单独的PM0S或NM0S管构成。控制端受到译码电路的控制，两个数据端口一端连接存储阵列的位线，一端连接驱动电路。其作用是将驱动电路产生的读写电流送入到相应的位线中。 由于采用二极管作为选通管时存在寄生效应，如图1所示，操作单元二极管P极、字线以及不操作单元二极管的P极构成了一个寄生三极管。字线是基极，操作单元二极管P极是射电极，不操作单元二极管的P极是集电极。当操作电流从操作二极管流向字线时，必定会产生一个电流从字线流向不操作单元二极管(尽管不操作单元二极管处于反偏状态)。这个寄生电流将会对不操作单元产生影响，从而形成串扰。而这个电流是不需要的，所以也增加了功耗。 为了解决这一问题，对不操作单元的位线施加一个高于操作单元字线电平(一般而言，为零电平)AV的直流电压，如图3所示。由于寄生三极管集电极(不操作单元的二极管的P极)的电流方向是由基极(字线)流向集电极的，所以只要适当提高集电极电压即可以消除该电流。从另一方面来说，如果对不操作单元的位线施加高电平，那么不操作单元的二极管将正向导通，其电流将是从P极流向N极。而对不操作单元的位线施加零电平，不操作单元的二极管电流是从N极流向P极。那么必定可以找到一个中间点，使得不操作单元的二极管的电流为零。图4为该过程的模拟曲线。横坐标为不操作单元的位线电平，纵坐标为不操作单元的二极管的电流。如图4可知，其电流随着不操作单元的位线电平增长而由负变化到正，在这一过程中，必定能够找到一个使不操作单元的二极管的电流为零的不操作单元的位线电平。 这个"高于操作单元字线电平AV的直流电压"是可以通过模拟以及实验得到的。但是由于存在工艺偏差以及环境的变化，可以预见的，这个"高于操作单元字线电平A V的直流电压"会随着工艺、环境的不同而不同。由此，本发明还设计了一种外围电路，能够提供合适的"高于操作单元字线电平AV的直流电压"给不同的存储单元，而不必考虑因工艺、环境的变化而带来的影响。该电路命名为自适应电流平衡电路(self current balancecircuit, SCBC)。 SCBC电路包括以PMOS管为主的上拉回路、以NM0S管为主的下拉回路、以及分别为上拉回路和下拉回路提供偏置电流的偏置电路。上拉回路与下拉回路的连接点即提供了"高于操作单元字线电平AV的直流电压"。通过设定偏置电路提供的电流值，以及上拉回路与下拉回路的尺寸，可以使得上拉回路与下拉回路的电流值绝对相等。如果上拉回路与下拉回路的连接点电平高于所需要的直流电压，那么不操作单元的二极管将会通过方向为P极到N极的电流。这样上拉回路的电流将大于下拉回路。又由于偏置电路为上拉回路与下拉回路提供绝对相等的电流，所以上拉回路与下拉回路的连接点电平会自动降低，直到不操作单元的二极管电流为零。另一方面，如果上拉回路与下拉回路的连接点电平低于所需要的直流电压，那么不操作单元的二极管将会通过方向为N极到P极的电流。这样上拉回路的电流将小于下拉回路。又由于偏置电路为上拉回路与下拉回路提供绝对相等的电流，所以上拉回路与下拉回路的连接点电平会自动升高，直到不操作单元的二极管电流为零。利用这一方法，可以使不操作单元的二极管不通过任何电流。 SCBC电路尽管能够提供一个确定的，不受工艺、环境影响的"高于操作单元字线电平AV的直流电压"，但是在该电路稳定输出之前，必定会有一部分电流通过不操作单元的
二极管。 本发明提供的外围电路模块采用了与存储阵列内部结构完全相同的三个参考单元，这三个参考单元共享一根字线，分别有三根不同的位线，该外围电路模块如图6所示。在系统上电过程后，对位于三个单元中间位置的存储单元进行读写操作。经过一定的时间后，锁存锁存器的输出信号，然后停止对该单元的读写操作。存储阵列开始工作，并将数字-模拟信号转换器的输出电压作为"高于字线电压AV的直流电压"，从而实现了上述SCBC电路的稳定输出。 由于在读、写"0"，写"1"过程中，操作电流是不一样的。可以预见的，"高于字线电压AV的直流电压"也必将有所不同。所以本发明在系统上电过程中，利用锁存器，分别锁存读操作时的"高于字线电压AV的直流电压"，写操作时的"高于字线电压AV的直流电压"，以供存储阵列在进行不同操作时使用。 综上所述，通过本发明的电路结构可以克服存储器中利用二极管作为选通管时，在选通过程中出现的三极管寄生效应，从而解决由于该寄生效应引起的串扰和功耗增加的问题。
图1是1R1D选通方式横截面原理图和三极管寄生效应示意图；图2是1R1D选通方式阵列布置和选址方式，其中横向为字线，纵向为位线图3是本发明采用的选址方式，其中横向为字线，纵向为位线；图4是1R1D选通方式的三极管寄生效应仿真模拟结果；图5是实施例中的SCBC电路结构；图6是实施例中的稳定提供"高于字线电压A V的直流电压"的电路结构图7是实施例中的驱动电路结构；图8是实施例中的模拟_数字信号转换器电路结构；图9是实施例中的锁存器电路结构；图io是实施例中的数字-模拟信号转换器电路结构。图中标记说明110外围电路模块111驱动电路112 SCBC电路 113模拟-数字转换器114锁存器 115数字-模拟转换器204 PMOS管205 PMOS管206电流源
具体实施例方式
下面结合图示更完整的描述本发明，本发明提供优选的实施例，但不应被认为仅限于在此阐述的实施例中。 在相变存储器实现地址选通过程中，采用二极管作为选通管。所述的二极管可以是多晶态或单晶态二极管、肖特基二极管、栅源(或栅漏)相连的场效应管、栅源(或栅漏)相连的MOSFET、齐纳二极管、可控硅二极管、P-I-N结构二极管等。其中，这种存储单元结构的制作过程可以是首先在衬底上，利用外延技术生长一层高浓度的N型Si ;其次用刻蚀，使之成为字线；然后沉积二氧化硅，并利用化学机械抛光(CMP)实现平坦化；然后外延一层N型Si ;再次外延一层P型Si ;再次沉积一层相变材料；再次将N型Si， P型Si，相变材料一起刻蚀，使之成为相变存储单元；再次沉积二氧化硅，并利用化学机械抛光(CMP)实现平坦化；再次进行后续金属工艺。最后得到如图1所示的存储单元结构，存储单元采用如图2所示的方式构成存储阵列。 本实施例提供一种采用二极管作为选通器件的存储器选通方法对所述存储器进行读写操作时，针对要操作的存储单元，给其位线施加操作脉冲、字线电压拉低；针对不操
作单元的位线施加一个高于操作单元字线电压(一般而言，为零电平)AV的直流电压，如图3所示，用以使所述不操作的存储单元流过的电流为零，所述不操作的存储单元与所述要操作的存储单元处于同一字线。 这个"高于操作单元字线电压AV的直流电压"是可以通过模拟以及实验得到的。但是由于存在工艺偏差以及环境的变化，可以预见的，这个"高于操作单元字线电压A V的直流电压"会随着工艺、环境的不同而不同。由此，本发明还设计了一种外围电路，能够提供合适的"高于操作单元字线电压AV的直流电压"给不同的存储单元，而不必考虑因工艺、环境的变化而带来的影响。该电路命名为自适应电流平衡电路(self current balancecircuit, SCBC)。 SCBC电路的结构为包含NMOS管的下拉回路；包含PM0S管的上拉回路；以及用于保证上拉回路与下拉回路偏置电流绝对相等的偏置电路；所述上拉回路的一端连接电源，另一端与下拉回路的一端相连接，下拉回路的另一端连接地；所述上拉回路与下拉回路的连接点向不操作的存储单元的位线输出直流电压。上拉回路与下拉回路的连接点即提供了"高于操作单元字线电压AV的直流电压"。 上述SCBC电路的运作方法是当存储器进行读写操作时，所述SCBC电路通过选通门将所述上拉回路与下拉回路连接点处的直流电压加载到不操作的存储单元的位线上，所述不操作的存储单元与要操作的存储单元处于同一字线。进一步地，所述不操作的存储单元是与所述要操作的存储单元相邻近的两个存储单元。 通过设定偏置电路提供的电流值，以及上拉回路与下拉回路的尺寸，可以使得上拉回路与下拉回路的电流值绝对相等。如果上拉回路与下拉回路的连接点电平高于所需要的直流电压，那么不操作单元的二极管将会通过方向为P极到N极的电流。这样上拉回路的电流将大于下拉回路。又由于偏置电路为上拉回路与下拉回路提供绝对相等的电流，所以上拉回路与下拉回路的连接点电平会自动降低，直到不操作单元的二极管电流为零。另一方面，如果上拉回路与下拉回路的连接点电平低于所需要的直流电压，那么不操作单元的二极管将会通过方向为N极到P极的电流。这样上拉回路的电流将小于下拉回路。又由于偏置电路为上拉回路与下拉回路提供绝对相等的电流，所以上拉回路与下拉回路的连接点电平会自动升高，直到不操作单元的二极管电流为零。利用这一方法，可以使不操作单元的二极管不通过任何电流。 图5给出了 SCBC可能的一种结构。PM1与PM2构成了一组电流镜，使得PM1的电流等于PM2的电流；NM1与NM2构成了 一组电流镜，使得NM1的电流等于NM2的电流。由于PM2与NM2共用一组电流源，故而PM2与NM2的电流必须相等，由此PM1与NM1的电流也必须相等。 SCBC电路尽管能够提供一个确定的，不受工艺、环境影响的"高于操作单元字线电压AV的直流电压"，但是在该电路稳定输出之前，必定会有一部分电流通过不操作单元的二极管。故而本实施例还提供一种采用参考单元的方式，在芯片上电过程中，能稳定上述电路的输出的外围电路模块。 —种位于存储器芯片内部，用于产生所述高于字线电压AV的直流电压的外围电路模块，如图6所示，外围电路模块110包括与存储阵列内部存储单元结构完全相同的三个参考单元、与存储阵列驱动电路完全相同的驱动电路1H、所述SCBC电路112、模拟-数字信号转换器113、锁存器114，以及数字-模拟信号转换器115 ;所述三个参考单元共享一根字线，分别有三根不同的位线；位于所述三个参考单元中间的参考单元的位线与所述驱动电路111连接，所述驱动电路111用于对参考单元进行读写操作；另外两个参考单元的位线与所述SCBC电路112连接；所述SCBC电路112与模拟-数字信号转换器113连接，所述模拟-数字信号转换器113将所述SCBC电路112输出的直流电压转换为多位数字信号；所述模拟_数字信号转换器113与锁存器114连接，所述锁存器114将上述多位数字信号锁存；所述锁存器114与所述数字_模拟信号转换器115连接，所述数字_模拟信号转换器115将锁存器114锁存到的多位数字信号转换为模拟信号，并将该模拟信号输出，该模拟信 号即所述的高于字线电压AV的直流电压。 图7为驱动电路111的_种可能的电路形式。由PMOS管204和205以及电流源 206构成了一组电流镜。PMOS管205的漏端为操作单元提供电流。 图8为模拟-数字信号转换器113的一种可能形式。输入电压与各级参考电压进 行比较，所得结果进行一次译码后输出为多位的数字信号。 图9为锁存器114的一种可能的电路结构，当G端为高电平时，Q = D， QN = D ;当 G端为低电平时，Q与QN保持本来的状态，实现锁存。 图10为数字-模拟信号转换器115的一种可能的电路结构。数字输入信号控制 开关B0-3，以决定负反馈放大器的输出电压为参考电压的倍数。 上述外围电路模块110的运作方法是在存储器芯片上电之后，首先，所述驱动电 路111对位于中间的参考单元进行读写操作，另外两个参考单元的位线与SCBC电路112接 通，此时SCBC电路112开始工作，经过一定的时间后，SCBC电路112会迫使另外两个单元 流过的电流为零。然后，所述SCBC电路112将其输出的直流电压信号发送给模拟-数字信 号转换器113，模拟-数字信号转换器113将该直流电压信号转换为数字信号发送给锁存器 114;经过一段时间后，即当另外两个单元流过的电流为零(可以设置计数器进行延迟)之 后，锁存器114锁存113的输出信号(即锁存器114接收到的信号)，停止对参考单元的读 写操作。当存储器进行读写操作时，数字_模拟信号转换器115将锁存器114锁存到的信 号转换为模拟信号(即转换器115将113的数字信号还原为模拟信号)，并将该模拟信号 输出至不操作的存储单元的位线上，而这个模拟信号即所述的高于字线电压AV的直流电 压。 当存储器进行读写操作时，所述外围电路模块110通过选通门将所述数字-模拟
信号转换器115输出的模拟信号即直流电压加载到不操作的存储单元的位线上。进一步
地，所述不操作的存储单元是与所述要操作的存储单元相邻近的两个存储单元。 由于在读、写"0"，写"1"过程中，操作电流是不一样的。可以预见的，"高于字线
电压AV的直流电压"也必将有所不同。所以本实施例还提供一种，分别获得读写过程中的
"高于字线电压AV的直流电压"的方法。 利用锁存器114，分别锁存读操作时的信号及写操作时的信号，即在系统上电过程 中，利用锁存器，分别锁存读操作时的"高于字线电压AV的直流电压"，写操作时的"高于 字线电压AV的直流电压"，以供存储阵列在进行读操作或写操作时使用。进一步地，所述 写操作时的信号包括写"0"时的信号及写"1"时的信号。 本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述 实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案 均应涵盖在本发明的专利申请范围当中。
权利要求
一种存储器的选通方法，其特征在于所述存储器采用二极管作为选通器件，对所述存储器进行读写操作时，针对要操作的存储单元，给其位线施加操作脉冲、字线电压拉低；针对不操作的存储单元，给其位线施加一个高于字线电压的直流电压，用以使所述不操作的存储单元流过的电流为零，所述不操作的存储单元与所述要操作的存储单元处于同一字线。
2. 根据权利要求1所述的存储器的选通方法，其特征在于所述的二极管是多晶态或 单晶态二极管、肖特基二极管、栅源或栅漏相连的场效应管、栅源或栅漏相连的M0SFET、齐纳二极管、可控硅二极管、P-I-N结构二极管中的一种。
3. 根据权利要求1所述的存储器的选通方法，其特征在于所述高于字线电压的直流 电压通过设置于存储器芯片上的外围电路产生。
4. 一种用于产生权利要求1所述高于字线电压的直流电压的外围电路，其特征在于，该电路包括包含NMOS管的下拉回路；包含PMOS管的上拉回路；以及用于保证上拉回路与下拉回路偏置电流绝对相等的偏置电路；所述上拉回路的一端连接电源，另一端与下拉回路的一端相连接，下拉回路的另一端连接地；所述上拉回路与下拉回路的连接点与不操作的存储单元的位线相接，向其输出直流电压。
5. 根据权利要求4所述外围电路的运作方法，其特征在于当存储器进行读写操作时，所述外围电路通过选通门将所述上拉回路与下拉回路连接点处的直流电压加载到不操作 的存储单元的位线上，所述不操作的存储单元与要操作的存储单元处于同一字线。
6. 根据权利要求5所述的运作方法，其特征在于所述不操作的存储单元是与所述要操作的存储单元相邻近的两个存储单元。
7. —种用于产生权利要求1所述高于字线电压的直流电压的外围电路模块，其特征在于，包括与存储器的存储单元结构完全相同的三个参考单元、与存储器的驱动电路完全相同的驱动电路、权利要求4所述外围电路、模拟-数字信号转换器、锁存器、以及数字-模拟信号转换器；所述三个参考单元共享一根字线，分别有三根不同的位线；位于所述三个参考单元中间的参考单元的位线与所述驱动电路连接，所述驱动电路用 于对参考单元进行读写操作；另外两个参考单元的位线与所述外围电路连接；所述外围电路与模拟_数字信号转换器连接，所述模拟_数字信号转换器将所述外围电路输出的直流电压转换为多位数字信号；所述模拟_数字信号转换器与锁存器连接，所述锁存器将上述多位数字信号锁存； 所述锁存器与所述数字_模拟信号转换器连接，所述数字_模拟信号转换器将锁存器锁存到的多位数字信号转换为模拟信号，并将该模拟信号输出，该模拟信号即所述的高于字线电压的直流电压。
8. —种权利要求7所述外围电路模块的运作方法，其特征在于在存储器上电之后，首先，所述驱动电路对位于中间的参考单元进行读写操作，另外两个参考单元的位线与外 围电路接通；然后，所述外围电路将其输出的直流电压信号发送给模拟_数字信号转换器， 模拟-数字信号转换器将该直流电压信号转换为数字信号发送给锁存器；经过一段时间 后，锁存锁存器接收到的信号，停止对参考单元的读写操作；当存储器进行读写操作时，数 字_模拟信号转换器将锁存器锁存到的信号转换为模拟信号并将该模拟信号输出至不操 作的存储单元的位线上，该模拟信号即所述的高于字线电压的直流电压。
9. 根据权利要求8所述的运作方法，其特征在于当存储器进行读写操作时，所述外围 电路模块通过选通门将所述数字-模拟信号转换器输出的模拟信号即直流电压加载到不 操作的存储单元的位线上。
10. 根据权利要求9所述的运作方法，其特征在于所述不操作的存储单元是与要操作 的存储单元相邻近的两个存储单元。
11. 根据权利要求8所述的运作方法，其特征在于利用锁存器，分别锁存读操作时的 信号及写操作时的信号，以供存储器在进行读操作或写操作时使用。
12. 根据权利要求11所述的运作方法，其特征在于所述写操作时的信号包括写"0" 时的信号及写"l"时的信号。
全文摘要
本发明公开了一种存储器的选通方法及实现该方法的电路结构。所述存储器采用二极管作为选通器件，进行读写操作时，针对要操作的存储单元，给其位线施加操作脉冲、字线电压拉低；针对不要进行读写操作的，并与要操作单元处于同一字线的存储单元，给其位线施加一个高于字线电压的直流电压，以使得因为寄生三极管效应而产生的漏电流为零，从电路上彻底解决因为该漏电流而造成的串扰问题。上述高于字线电压的直流电压通过外围电路产生。
文档编号G11C8/08GK101694779SQ200910197499
公开日2010年4月14日 申请日期2009年10月21日 优先权日2009年10月21日
发明者丁晟, 宋志棠 申请人:中国科学院上海微系统与信息技术研究所;