专利名称：用单端口存储单元实现多端口存储器的自定时控制方法
技术领域：
本发明涉及一种多端口存储器自定时控制方式，特别是指单端口存储单元(比如 六管存储单元)用于多端口存储器设计中的时序控制电路，更适用于存储器编译器中。
背景技术：
存储器占整个系统芯片的比重越来越大，要实现较小的芯片面积，减小存储器的 面积尤为重要。然而用于多口存储器的存储单元(比如八管存储单元)面积远远大于单端 口存储器单元，如果能用单端口存储器单元实现多端口存储器功能，那能大大减少存储器 的面积。但单端口的存储单元要实现多端口存储器的功能，内部时序控制如何实现。在存 储器编译器中，更要保证其生成的每个容量大小不一的存储器(单端口存储单元实现的多 端口的存储器)都能正常工作。
发明内容
本发明的目的是提供一种在可以一个时钟周期内，同时操作多个读写指令的用单 端口存储单元实现多端口存储器的自定时控制方法。本发明解决其技术问题所采用的技术方案是一种用单端口存储单元实现多端口 存储器的自定时控制方法在单端口存储单元运行时，通过跟踪电路跟踪高优先级端口指 令运行，当跟踪电路复位后再由其跟踪位线信号来触发下一个优先级端口内部时钟。所述跟踪电路的跟踪方式如下当外部时钟启动，高优先级端口的内部时钟被触 发后，第一步高优先级的地址译码；第二步；跟踪字线、跟踪位线开启；第三步当跟踪位 线下拉后，关闭高优先级端口时钟，跟踪字线、跟踪位线复位。所述高优先级端口的优先选择所采用的方式为通过端口优先仲裁电路判断，仲 裁电路根据其内部的时序控制电路的各个端口指令到达的延时不同来选取执行指令的顺序。本发明的仲裁电路采用了时序跟踪机制，确保每个指令安全执行后尽快开启下一 个指令，更适用于存储器编译器中。即能因地制宜快速给定不同容量存储器相邻内部时钟 非重叠时间。
图1为本发明的指令传输流程图。图2为本发明的时序控制电路图。图3为本发明仲裁控制电路的功能结构分布图。图4为本发明仲裁控制电路的时序图。图5 9为本发明仲裁控制电路的另外5种实施例的功能结构分布图。主要元件符号说明CK:时钟信号
Data in:数据输入Data out:数据输出Tracking BL/WL 跟踪位线 / 字线Sense Amp pulse 放大器使能脉冲Port 2CLK 端口 2 内部时钟Non-overlap time 非重叠时间FSM:有限状态机XYPREC 地址初始译码器XDEC 地址译码器ARRAY_CELL 存储单元阵列DID0:数据输入/输出串行接口
具体实施例方式多端口存储器要求在一个时钟周期内，可以同时操作多个读写指令，内分时钟执 行各个指令，来实现单端口存储单元的多端口储器。当多个指令需要在同一周期执行，如预先设定的优先级如图1所示，A端口大于B 端口，B端口大于剩下的别的端口，直到最后一个端口。当存储器发出多个指令，可由图2电 路结构来管控，让优先级高的先执行，当优先执行完的指令后通过跟踪电路返回一个复位 信号，再触发下一个低优先级信号执行，循环执行直到所有指令完成。在储存器编译器中能 生成出容量大小各异的存储器，因此每个存储器需要的最短时钟周期可长短不一，仲裁时 序电路需要能随着存储器容量大小变化改变内部时间周期的长短。本发明的仲裁采用了时 序跟踪机制，确保每个指令安全执行后尽快开启下一个指令，更适用于存储器编译器中。即 能因地制宜快速给定不同容量存储器相邻内部时钟非重叠时间，其非重叠时间可以通过跟 踪路径的改变来调节。结合图3、4所示，当外部时钟(CK)触发，可通过延迟电路(图2)确保先执行优先 级高的指令，端口 1(图3)的时钟(CK)产生后，触发对应地址的字线位线，同时跟踪的字线 位线(Tracking BL)也被触发，当跟踪位线被下拉足够低时会触发灵敏放大器的使能信号 (Sense Amp pulse)，使端口 1数据输出(Dataout)。同时拉低端口 1的时钟信号，触发字 线位线复位。当跟踪位线(Tracking BL)被复位足够时，触发有下一个指令(Port 2 CLK) 开始。如此循环完成所有的指令。由于跟踪字线位线(Tracking WL/BL)的负载是随着存 储器的大小变化的，所以它开始和复位都能跟踪每个大小不一的存储器调整执行时间。其 仲裁电路的跟踪方式可有图3和图5 9等布局。如图3虚线所示，为跟踪模块的时序触 发顺序。当外部时钟启动，高优先级端口的内部时钟被触发后，第一步高优先级的地址译 码(图3①)；第二步；跟踪字线位线开启(图3②③)；第三步当位线下拉后，高优先级 端口时钟关闭，其字线位线复位(图3④⑤⑥)；第四步；当跟踪位线复位后，触发下一个优 先级指令执行(图3⑦)。因此下一个指令开始执行时间点，完全由跟踪电路决定。
权利要求
一种用单端口存储单元实现多端口存储器的自定时控制方法，其特征是在单端口存储单元运行时，通过跟踪电路跟踪高优先级端口指令运行，当跟踪电路复位后再由其跟踪位线信号来触发下一个优先级端口内部时钟。
2.根据权利要求1所述的一种用单端口存储单元实现多端口存储器的自定时控制方 法，其特征是所述跟踪电路的跟踪方式如下当外部时钟启动，高优先级端口的内部时钟 被触发后，第一步高优先级的地址译码；第二步；跟踪字线、跟踪位线开启；第三步当跟 踪位线下拉后，关闭高优先级端口时钟，跟踪字线、跟踪位线复位。
3.根据权利要求2所述的一种用单端口存储单元实现多端口存储器的自定时控制方 法，其特征是所述高优先级端口的优先选择所采用的方式为通过端口优先仲裁电路判 断，仲裁电路根据其内部的时序控制电路的各个端口指令到达的延时不同来选取执行指令 的顺序。
全文摘要
本发明涉及一种多端口存储器自定时控制方式，特别是指单端口存储单元(比如六管存储单元)用于多端口存储器设计中的时序控制电路，更适用于存储器编译器中。一种用单端口存储单元实现多端口存储器的自定时控制方法，在单端口存储单元运行时，通过跟踪电路跟踪高优先级端口指令运行，当跟踪电路复位后再由其跟踪位线信号来触发下一个优先级端口内部时钟。本发明的仲裁电路采用了时序跟踪机制，确保每个指令安全执行后尽快开启下一个指令，更适用于存储器编译器中。即能因地制宜快速给定不同容量存储器相邻内部时钟非重叠时间。
文档编号G11C7/06GK101908366SQ201010183189
公开日2010年12月8日 申请日期2010年5月26日 优先权日2010年5月26日
发明者张昭勇, 郑坚斌, 马亚奇 申请人:秉亮科技(苏州)有限公司