[0075]例如:传输闸508耦接至指令接口502与挥发式存储器504，藉以控制在指令接口502与挥发式存储器504间传送的延迟控制信号。更进一步的，传输闸510耦接于挥发式存储器504与存储器核心506间，藉以在对存储器阵列506B进行写入操作时控制延迟控制信号。用于写入至存储器阵列506B的延迟控制信号可存储于挥发式存储器504或由指令接口 502提供。再者，传输闸512耦接在挥发式存储器504与存储器核心506间，用于在开启电源或重置(POR)过程中，将延迟控制信号从存储器阵列506B下载至挥发式存储器504。
[0076]在某些实施例中，指令接口 502接收存储器写入指令以及使用者发出的延迟控制信号，并将该存储器写入指令提供至存储器核心506。根据存储器写入指令，存储器核心506的逻辑控制单元506A控制存储器写入指令，藉以在存储器阵列506B内存储延迟控制信号。在图6中，假设存储器写入指令为一个字节(8-位)的指令，其后为延迟控制信号(可为四个位)。延迟控制信号的位数取决于延迟电路308A的复杂度，例如延迟电路308A所使用的旁路电路的数量。包含多个旁路电路的延迟电路能够，例如，用于对信号延迟期间的增加进行微调。一种配置的举例为，延迟电路包含第一旁路电路与第二旁路电路。第一旁路电路可绕过一个信号延迟元件，而第二旁路电路可绕过两个信号延迟元件。通过关闭或开启第一旁路电路及/或第二旁路电路，可以将输出频率信号的延迟期间改变达三个信号延迟元件。延迟控制信号可包含用于控制多个旁路电路的多个位。
[0077]图7所举例的非挥发式存储器装置70包含存储器核心702、频率电路元件704、输入缓冲器706、同步电路708、数据输出缓冲器710、数据选通输出缓冲器712，以及延迟控制电路714。存储器核心702包含的元件与存储器核心302所包含的元件具有类似的功能。
[0078]在进行存储器读取操作时，频率电路元件704自存储器核心702接收数据信号。输入缓冲器706接收外部频率信号并提供输入频率信号予同步电路708。同步电路708提供输出频率信号。频率电路元件704由存储器核心702接收数据信号，以及由同步电路708接收输出频率信号，并在输出频率信号的上升沿与下降沿，将数据信号提供予数据输出缓冲器710。S卩，由频率电路元件704提供的数据信号与输出频率信号同步。自频率电路元件704接收数据信号后，数据输出缓冲器710提供与自频率电路元件704接收的数据信号对应的输出数据信号，并与输出频率信号同步。数据选通输出缓冲器712从同步电路708接收输出频率信号，并提供与输出频率信号同步的数据选通信号。因为数据选通信号与输出数据信号均与输出频率信号同步，数据选通信号代表输出数据信号可用于读取存取。
[0079]同步电路708包含延迟电路708A，用于接收输出频率信号并提供输出频率反馈信号。延迟电路708A也接收延迟控制电路714提供的延迟控制信号。
[0080]在部分的实施例中，同步电路708更包含相位侦测器708B、过滤器708C与振荡器708D。相位侦测器708B侦测在输入频率信号与输出频率反馈信号间的相位差。根据侦测到的相位差，相位侦测器708B提供代表侦测而得的相位差与输入频率信号的一控制信号至过滤器708C。过滤器708C过滤并限制输入频率信号内的噪声。过滤器708C提供控制信号与过滤后的输入频率信号至振荡器708D。振荡器708D根据控制信号通过修改过滤后的输入频率的方式，移除在过滤后的输入频率信号与输出频率反馈信号间的相位差，并提供输出频率信号。
[0081]在部分的实施例中，延迟电路708A接收延迟控制电路714所提供的延迟控制信号，藉以修改数据选通信号的延迟期间。延迟电路708A可包含电路元件，并提供如图4A、图4B所述类似的功能，以修改数据选通信号的延迟期间。在某些实施例中，指令接口 716耦接以提供延迟控制信号至延迟控制电路714。延迟控制电路714可包含与图5、图6所述的电路元件与类似的功能。在部分的实施例中，非挥发式存储器装置70还包含耦接在同步电路708与数据选通输出缓冲器712间的输出延迟电路718。输出延迟电路718并非接收延迟控制信号，而是接收延迟控制电路714提供的输出延迟控制信号。输出延迟电路718与输出延迟控制信号可分别实质类似于延迟电路708A与延迟控制信号。基于输出延迟控制信号，输出延迟电路718改变相对于输出数据信号的数据选通信号的延迟期间。
[0082]图8举例的非挥发式存储器装置80包含存储器核心802、频率电路元件804、输入缓冲器806、同步电路808、数据输出缓冲器810、数据选通输出缓冲器812以及延迟控制电路814。存储器核心802所包含的元件与具有的功能与存储器核心302类似。
[0083]在存储器读取操作时，频率电路元件804自存储器核心802接收数据信号。输入缓冲器806接收外部频率信号并提供输入频率信号至同步电路808。同步电路808提供输出频率信号。频率电路元件804自存储器接收数据信号。存储器核心802与从同步电路808输出频率信号并在输出频率信号的上升沿与下降沿提供数据信号至数据输出缓冲器810。数据输出缓冲器810自频率电路元件804接收数据信号，数据输出缓冲器81所提供的输出数据信号与自频率电路元件804接收的数据信号相对应。数据选通输出缓冲器812自同步电路808接收输出频率信号，并提供数据选通信号。
[0084]同步电路808包含延迟电路808A，延迟电路用于接收输入缓冲器806提供的输入频率信号与延迟控制电路814提供的延迟控制信号。在某些实施例中，同步电路808更包含:正向延迟线808B、镜像控制电路808C、反向延迟线808D以及内部缓冲器808E。延迟电路808A接收输入缓冲器806提供的输入频率信号，并将输入频率信号提供至正向延迟线808B。正向延迟线808B接收输入频率信号并将其提供至镜像控制电路808C与反向延迟线808D。镜像控制电路808C自正向延迟线808B接收输入频率信号，以及自输入缓冲器806接收输入频率信号，据以决定在正向延迟线808B接收的输入频率信号与输入缓冲器806间的相位差，并提供镜像控制信号至反向延迟线808D。
[0085]镜像控制信号用于控制反向延迟线808D的延迟长度，使其与正向延迟线808B相匹配。例如:反向延迟线808D可包含多个信号延迟元件(例如:图4B的402B-1与402B-2)，该些信号延迟元件由镜像控制信号控制，使其符合于正向延迟线808B的延迟长度。内部缓冲器808E接收反向延迟线808D提供的输入频率信号，并提供输出频率信号至频率电路元件804。内部缓冲器808E也提供输出频率信号至数据选通输出缓冲器812。频率电路元件804接着在输出频率信号的上升沿与下降沿提供数据信号至数据输出缓冲器810。S卩，频率电路元件804提供的数据信号会与输出频率信号同步。由频率电路元件804接收数据信号后，数据输出缓冲器810提供与从频率电路元件804接收的数据信号相对应的输出数据信号，并与输出频率信号同步。数据选通输出缓冲器812由内部缓冲器808E接收输出频率信号，并提供与输出频率信号同步的数据选通信号。因为数据选通信号与输出数据信号均与输出频率信号同步，数据选通信号代表输出数据信号可用于读取存取。
[0086]在某些实施例中，延迟电路808A的信号延迟是根据延迟控制电路814提供的延迟控制信号决定。延迟电路808A接收由延迟控制电路814提供的延迟控制信号，进而改变数据选通信号的延迟期间。延迟电路808A可包含与图4A、图4B类似的电路元件与功能，藉以改变数据选通信号的延迟期间。在某些实施例中，指令接口 816耦接至延迟控制电路814，以及提供延迟控制信号至延迟控制电路814。延迟控制电路814所包含的电路元件与功能与图5、图6类似。
[0087]每一个正向延迟线808B与反向延迟线808D可包含多个信号延迟元件。正向延迟线808B与反向延迟线808D的信号延迟是根据镜像控制电路808C决定且彼此匹配。
[0088]当外部频率信号通过输入缓冲器806与同步电路808传送时，外部频率信号累积延迟。例如:假设同步电路808内的输入缓冲器806与电路元件具有以下的信号延迟期间:输入缓冲器806 = dl ;延迟电路808A = dl+d2±d3，其中d3是可以根据延迟控制电路814所提供的延迟控制信号而修改的延迟期间；正向延迟线808B = tclk-(dl+d2)，其中tclk是外部频率信号的一个完整的频率周期的期间；反向延迟线808D = tclk-(dl+d2)，以及内部缓冲器808E = d2。通过输入缓冲器806and同步电路808传送的外部频率信号所累积的延迟，与前述信号延迟期间的总和相等，即，等于2xtclk±d3。换句话说，同步电路808提供的输出频率信号具有2xtclk±d3的延迟，加入至外部频率信号。如前所述，d3是延迟电路808A的延迟期间，可根据迟控制电路814