自旋转移矩存储器中的写入操作的制作方法
【专利摘要】描述用于自旋转移矩(STT)存储器中的写入操作的设备、系统和方法。在一个实施例中，一种控制器包括用于下列步骤的逻辑：识别自旋转移矩(STT)存储器的一行中将要设置成平行状态的第一多个单元以及STT存储器的该行中将要设置成反平行状态的第二多个单元，掩蔽对该行中的第二多个单元的写入操作，将第一多个单元设置成平行状态，掩蔽对该行中的第一多个单元的写入操作，并且将第二多个单元设置成反平行状态。还公开并且要求保护其他实施例。
【专利说明】
自旋转移矩存储器中的写入操作
技术领域
[0001] 本公开一般涉及电子器件领域。更具体来说，本发明的一些实施例一般涉及自旋 转移矩存储器中的写入操作。
【背景技术】
[0002] 许多电子装置包括存储器系统，其可使用本地快速存取存储器（其经常体现为非 易失性存储器)来实现。自旋转移矩(STT)存储器作为用于非易失性存储器系统的技术来开 发。相应地，管理STT存储器系统中的写入操作的技术可例如在电子装置的存储器系统中找 到应用。
【附图说明】
[0003] 参照附图提供详细描述。不同附图中的相同附图标记的使用指示相似或相同项。
[0004] 图1是按照本文所讨论的各个示例、实现自旋转移矩(STT)存储器中的写入操作的 设备的组件的示意框图图示。
[0005] 图2是按照本文所讨论的各个示例的自旋转移矩(STT)存储器的架构的示意框图。
[0006] 图3、图4和图5是示出按照本文所讨论的各个实施例、实现自旋转移矩(STT)存储 器中的写入操作的方法中的操作的流程图。
[0007] 图6-10是按照本文所讨论的各个实施例、可适合实现自旋转移矩（STT)存储器中 的写入操作的电子装置的示意框图图示。
【具体实施方式】
[0008] 在以下描述中，提出许多特定细节，以便提供对各个实施例的透彻了解。但是，在 没有特定细节的情况下也可实施本发明的各个实施例。在其他情况下，没有详细描述众所 周知的方法、过程、组件和电路，以免模糊本发明的具体实施例。此外，可使用诸如集成半导 体电路（"硬件"）、组织为一个或多个程序的计算机可读指令（"软件"）或者硬件和软件的某 种组合之类的各种部件，来执行本发明的实施例的各个方面。为了本公开的目的，对"逻辑" 的引用将表示硬件、软件或者它们的某种组合。
[0009] 自旋转移矩（STT)存储器技术(其通过软铁磁材料的自旋取向来存储数据并且示 出电流感应切换)是一种有吸引力的新存储器技术，因为它是CMOS逻辑兼容的、可缩放的， 并且具有高密度。此外，它是非易失性的，并且具有有竞争力的读取等待时间。STT RAM是一 种类型的电阻RAM，其利用两层磁性材料，其具有一个固定层和一个自由层。自旋极化电流 经过装置以便在磁性层中创建平行(P或'1'）或反平行(AP或'0'）极化，因此存储信息。
[0010] 在本文所述的一些示例中，本文所述的主题通过对每行执行连续的选择性写入操 作，来解决自旋转移矩(STT)存储器中的写入操作的问题。在第一写入操作中，切换从反平 行(AP)状态到平行(P)状态（即，从逻辑"0"到逻辑"1"）被写入的存储器单元。在第二写入操 作中，切换从平行(P)状态到反平行(AP)状态（即，从逻辑"Γ到逻辑"0"）被写入的存储器单 元。写入操作的顺序不是关键，而是能够反转。
[0011] 在一些示例中，施加到存储器行的写入线的电压可选择成使写入操作中的等待时 间为最小或者至少减小。在一些示例中，负偏压可施加到写入线。
[0012] 下面参照图1-10来描述另外细节。
[0013] 图1是按照本文所讨论的各个示例、实现自旋转移矩(STT)存储器中的写入操作的 设备的组件的示意框图图示。参照图1，在一些实施例中，中央处理器封装100可包括耦合到 控制集线器120的一个或多个处理器110和本地存储器130。控制集线器120包括存储器控制 器122和存储器接口 124。
[0014] 存储器接口 124通过通信总线160来耦合到存储器140。在一些示例中，通信总线 160可实现为印刷电路板上的迹线、具有铜线的缆线、光纤缆线、连接插座或者以上所述的 的组合。
[0015] 存储器140可包括控制器142、写入控制逻辑144和一个或多个存储器装置150。在 各个实施例中，存储器库150的至少一些可使用非易失性存储器、例如自旋转移矩(STT)存 储器来实现。如上所述，在一些实施例中，可耦合到控制器142或者集成到控制器142中的写 入控制逻辑144实现自旋转移矩(STT)存储器140中的写入操作。
[0016] 图2是按照本文所讨论的各个示例的自旋转移矩(STT)存储器200的架构的示意框 图。参照图2,在一些示例中，存储器200包括多行，识别为行1、行2、行3、行4等，一直到行M。 每行包括多个存储器单元，识别为单元1、单元2、单元3等，一直到单元N。因此，存储器200构 造为M X N存储器矩阵。
[0017] 代表性自旋转移矩存储器单元210在图2中示出。存储器单元210包括晶体管212和 磁隧道结214、字线(WL)220、选择线（SL)222和位线(BL)224。在操作中，通过将BL 224预充 电到读取电压Vrd并且在电压施加到WL 220时允许电压通过单元210衰减，来读取单元210。 参考位线(其使用参考单元来被同时消耗(drain))充当感应放大器参考。参考和被访问的 位线均使用P型金属氧化物半导体(PMOS)电流源来钳位，使得恒定电压差甚至对极长访问 时间也保持在感应放大器输入。
[0018] 描述了实现自旋转移矩(STT)存储器中的写入操作的架构和组件，现在将参照图 3-5来描述实现自旋转移矩(STT)存储器中的写入操作的操作。在一些示例中，图3-5中所示 的操作可由写入控制逻辑144单独地或者与控制器142组合来实现。
[0019] 首先参照图3,在操作310,接收写入命令。例如，简要地参照图1，在一些示例中，写 入命令可在控制器142中经由存储器接口 124从存储器控制器122来接收。响应写入命令，控 制器142可发起将与写入操作关联的数据写入到存储器140中的存储器装置150的逻辑。在 一些示例中，存储器装置150的一个或多个可包括自旋转移矩(STT)存储器装置、诸如图2中 所示的存储器200。
[0020] 在一些示例中，写入控制逻辑144将控制器142配置成将数据逐行地写入到存储器 200。在操作315,控制器配置成识别存储器200的一行中的第一多个单元(其将要设置成平 行状态(例如逻辑"1"））以及存储器200的该行中的第二多个单元(其将要设置成反平行状 态(例如逻辑"0"）。在操作320,控制器掩蔽(mask)对第二多个单元的写入操作，以及在操作 325,控制器将所识别的第一多个单元设置成平行状态。在操作330,控制器掩蔽对第一多个 单元的写入操作，以及在操作335,控制器将所识别的第一多个单元设置成反平行状态。
[0021]图4是示出按照示例、由控制器142所实现以便如参照操作320和325所述来掩蔽对 第二组单元的写入操作并且将第一多个单元设置成平行状态的操作的流程图。简要地参照 图4,在操作410,控制器142将第一多个单元中的字线220设置成平行状态写入电压Wr 1。在 操作415,控制器142将第一多个单元中的选择线222设置成GND电压(例如0伏特），以及在操 作420,控制器142将第一多个单兀中的位线224设置成正电压Vdd。在一些不例中，正电压Vdd 在2.7伏特与5.0伏特之间测量，以及平行状态写入电压Vm在GND与-Vdd/2伏特之间测量。 [0022]在写入操作期间，控制器通过将第二多个单元中的选择线222设置(操作425)成小 于零的电压，并且将第二多个单元中的位线224设置(操作430)成小于零的电压，将该行中 的第二多个单元保持在其当前状态。
[0023]图5是示出按照示例、由控制器142所实现以便如参照操作330和335所述来掩蔽对 第一组单元的写入操作并且将第二多个单元设置成反平行状态的操作的流程图。简要地参 照图5,在操作510,控制器142将第二多个单元中的字线设置成反平行状态写入电压V?〇。在 操作515,控制器142将第二多个单元中的选择线222设置成GND电压(例如0伏特），以及在操 作520,控制器142将第二多个单元中的位线224设置成负电压-V DD。在一些示例中，负电压-Vdd在-2.7伏特与_5伏特之间测量，以及反平行状态写入电压Vwrq在GND与Vdd伏特之间测量。
[0024] 在写入操作期间，控制器通过将第二多个单元中的选择线222设置(操作525)成 GND电压，并且将第二多个单元中的位线224设置(操作530)成GND电压，将该行中的第一多 个单元保持在其当前状态。
[0025] 在一些示例中，平行状态对应于逻辑"高"（即，"Γ )，而反平行状态对应于逻辑 "低"（即，"0"）。表1提供在自旋转移矩(STT)存储器中实现的写入操作中施加到字线220、选 择线222和位线224的电压的值的示例。
[0026] 表1 在一些不例中，Vwri可设置成Vdd/2，以及Vwrq可设置成Vdd。本领域的技术人员将会知道， 可施加其他电压。
[0027] 因此，图3-5中所示的操作使控制器142能够通过对每行执行连续的选择性写入操 作来实现自旋转移矩(STT)存储器中的写入操作。在一些示例中，本文所述的技术减少或消 除通常与自旋转移矩(STT)存储器关联的不对称写入等待时间。
[0028] 如上所述，在一些实施例中，电子装置可体现为计算机系统。图6示出按照本发明 的一实施例的计算系统600的框图。计算系统600可包括一个或多个中央处理器（处理器） 602或者处理器，其经由互连网络（或总线）604进行通信。处理器602可包括通用处理器、网 络处理器(其处理通过计算机网络603进行传递的数据）或者其他类型的处理器(包括简化 指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器602可具有单核或 多核设计。具有多核设计的处理器602可将不同类型的处理器核集成在相同集成电路（IC) 管芯上。另外，具有多核设计的处理器602可实现为对称或不对称多处理器。在一实施例中， 处理器602的一个或多个可与图1的处理器102相同或相似。
[0029] 芯片组606还可与互连网络604进行通信。芯片组606可包括存储器控制集线器 (MCH)608 JCH 608可包括与存储器612进行通信的存储器控制器610。存储器412可存储数 据，包括可由处理器602或者计算系统600中包括的任何其他装置所运行的指令序列。在本 发明的一个实施例中，存储器612可包括一个或多个易失性存储（或存储器）装置，诸如随 机存取存储器(RAM )、动态RAM (DRAM )、同步DRAM (SDRAM )、静态RAM (SRAM)或者其他类型的存 储装置。还可利用非易失性存储器、诸如硬盘。附加装置可经由互连网络604进行通信，诸如 多个处理器和/或多个系统存储器。
[0030] MCH 608还可包括与显示装置616进行通信的图形接口614。在本发明的一个实施 例中，图形接口614可经由加速图形端口（AGP)与显示装置616进行通信。在本发明的一实施 例中，显示器616(诸如平板显示器)可通过例如信号转换器与图形接口 614进行通信，其中 信号转换器将诸如视频存储器或系统存储器之类的存储装置中存储的图像的数字表示转 换成由显示器616来解释和显示的显示信号。由显示装置所产生的显示信号可在由显示器 616进行解释并且随后在显示器616上显示之前经过各种控制装置。
[0031] 集线器接口618可允许MCH 608和输入/输出控制集线器（ICH)620进行通信。ICH 620可提供到I/O装置(其与计算系统600进行通信）的接口。ICH 620可通过诸如外设组件互 连(PCI)桥接器、通用串行总线(USB)控制器或者其他类型的外围桥接器或控制器之类的外 围桥接器(或控制器)624来与总线622进行通信。桥接器624可提供处理器602与外围装置之 间的数据通路。可利用其他类型的拓扑。另外，多个总线可通过多个桥接器或控制器来与 ICH 620进行通信。此外，在本发明的各个实施例中，与ICH 620进行通信的其他外设可包括 电子集成驱动器（IDE)或者小型计算机系统接口（SCSI)硬盘驱动器、USB端口、键盘、鼠标、 并行端口、串行端口、软盘驱动器、数字输出支持(例如数字视频接口（DVI))或者其他装置。 [0032]总线622可与音频装置626、一个或多个磁盘驱动器628和网络接口装置630(其与 计算机网络603通信）进行通信。其他装置可经由总线622进行通信。另外，在本发明的一些 实施例中，各种组件(诸如网络接口装置630)可与MCH 608进行通信。另外，处理器602和本 文所讨论的一个或多个其他组件可以相组合以形成单个芯片（例如以便提供芯片上系统 (SOC))。另外，在本发明的其他实施例中，图形加速器616可包括在MCH 608内。
[0033]此外，计算系统600可包括易失性和/或非易失性存储器(或存储装置）。例如，非易 失性存储器可包括下列一个或多个：只读存储器（R0M)、可编程ROM(PROM)、可擦PROM (EPROM)、电EPROM(EEPROM)、磁盘驱动器(例如628)、软盘、光盘ROM(CD-ROM)、数字多功能光 盘(DVD)、闪速存储器、磁-光盘、或者能够存储电子数据(例如包括指令)的其他类型的非易 失性机器可读媒体。
[0034]图7示出按照本发明的一实施例的计算系统700的框图。系统700可包括一个或多 个处理器702-1至702_N(本文中一般称作"处理器702( "processors 702"或"processor 702"）"）。处理器702可经由互连网络或总线704进行通信。每个处理器可包括各种组件，为 了清楚起见，仅参照处理器702-1来讨论其中一些。相应地，其余处理器702-2至702-N的每 个可包括参照处理器702-1所讨论的相同或相似组件。
[0035] 在一实施例中，处理器702-1可包括一个或多个处理器核706-1至706-M(本文中称 作"核706"或者更一般地称作"核706"）、共享高速缓存708、路由器710和/或处理器控制逻 辑或单元720。处理器核706可在单个集成电路（IC)芯片上实现。另外，芯片可包括一个或多 个共享和/或专用高速缓存(诸如高速缓存708)、总线或互连(诸如总线或互连网络712)、存 储器控制器或其他组件。
[0036] 在一个实施例中，路由器710可用来在处理器702-1和/或系统700的各种组件之间 进行通信。另外，处理器702-1可包括一个以上路由器710。另外，多个路由器710可进行通 信，以便能实现处理器702-1的内部或外部的各种组件之间的数据路由选择。
[0037]共享缓存708可存储数据（例如包括指令），其由处理器702-1的一个或多个组件、 诸如核706来利用。例如，共享高速缓存708可本地缓存存储器714中存储的数据，以用于由 处理器702的组件快速访问。在一实施例中，高速缓存708可包括中间级高速缓存(诸如第2 级(L2)、第3级(L3)、第4级(L4)或者其他级的高速缓存）、最后级高速缓存(LLC)和/或其组 合。此外，处理器702-1的各种组件可直接地、通过总线（例如总线712)和/或存储器控制器 或集线器来与共享高速缓存708进行通信。如图7中所示，在一些实施例中，核706的一个或 多个可包括第1级(LI)高速缓存716-1(本文中一般称作"L1高速缓存716"）。
[0038]图8示出按照本发明的一实施例的处理器核706的部分和计算系统的其他组件的 框图。在一个实施例中，图8中所示的箭头示出指令通过核706的流动方向。一个或多个处理 器核(诸如处理器核706)可在单个集成电路芯片（或管芯）上实现，诸如参照图7所讨论的。 此外，芯片可包括一个或多个共享和/或专用高速缓存(例如图7的高速缓存708)、互连(例 如图7的互连704和/或112)、控制单元、存储器控制器或其他组件。
[0039]如图8中所示，处理器核706可包括取指令(包括具有条件分支的指令）以用于由核 706运行的取单元802。指令可取自任何存储装置、诸如存储器714。核706还可包括对取的指 令进行解码的解码单元804。例如，解码单元804可将取的指令解码为多个uop(微操作）。 [0040]此外，核706可包括调度单元806。调度单元806可执行与存储解码的指令(例如从 解码单元804所接收的）关联的各种操作，直到指令准备分发，例如直到解码的指令的所有 源值变为可用。在一个实施例中，调度单元806可调度和/或发出（或分发)解码的指令至运 行单元808以用于运行。运行单元808可在指令被解码(例如由解码单元804解码)和分发(例 如由调度单元806分发)之后运行分发的指令。在一实施例中，运行单元808可包括一个以上 运行单元。运行单元808还可执行各种算术运算，诸如加法、减法、乘法和/或除法，并且可包 括一个或多个算术逻辑单元(ALU)。在一实施例中，协处理器(未示出）可结合运行单元808 来执行各种算术操作。
[0041 ]另外，运行单元808可无序地运行指令。因此，在一个实施例中，处理器核706可以 是无序处理器核。核706还可包括退出单元810。退出单元810可在提交运行的指令之后退出 运行的指令。在一实施例中，运行的指令的退出可引起处理器状态从指令的运行中被提交、 由指令所使用的物理寄存器被解除分配等。
[0042]核706还可包括总线单元714,以能实现处理器核706的组件与其他组件(诸如参照 图8所讨论的组件)之间经由一个或多个总线(例如总线804和/或812)的通信。
[0043]核706还可包括一个或多个寄存器816,以存储由核706的各种组件所访问的数据 (诸如与功率消耗状态设置相关的值）。
[0044] 此外，即使图7示出控制单元720经由互连812来耦合到核706,但是在各个实施例 中，控制单元720可位于其他位置，诸如核706内部、经由总线704耦合到核等。
[0045]在一些实施例中，本文所讨论组件的一个或多个能够体现为芯片上系统（SOC)装 置。图9示出按照一实施例的SOC封装的框图。如图9中所示，SOC 902包括一个或多个处理器 核920、一个或多个图形处理器单元(GPU)核930、输入/输出（I/O)接口940和存储器控制器 942 AOC封装902的各种组件可耦合到互连或总线，诸如本文中参照其他附图所讨论的。另 外，SOC封装902可包括更多或更少组件，诸如本文中参照其他附图所讨论的那些。此外，SOC 封装902的每个组件可包括一个或多个其他组件，例如本文中参照其他附图所讨论的。在一 个实施例中，SOC封装902(及其组件)在一个或多个集成电路(IC)管芯上提供，例如，其封装 为单个半导体装置。
[0046] 如图9中所示，SOC封装902经由存储器控制器942来耦合到存储器960(其可与本文 中参照其他附图所讨论的存储器相似或相同）。在一实施例中，存储器960(或者其部分)能 够集成在SOC封装902上。
[0047] I/O接口 940可例如经由互连和/或总线(诸如本文中参照其他附图所讨论的）来耦 合到一个或多个I/O装置970。1/0装置970可包括以下中的一个或多个:键盘、鼠标、触摸板、 显示器、图像/视频捕获装置(诸如摄像机或摄录像机/视频记录器）、触摸屏、扬声器或类似 的。
[0048]图10示出按照本发明的一实施例、按照点对点(PtP)配置来布置的计算系统1000。 具体来说，图10示出一种系统，其中处理器、存储器和输入/输出装置通过多个点对点接口 来互连。参照图2所讨论的操作可由系统1000的一个或多个组件来执行。
[0049] 如图10中所示，系统1000可包括若干处理器，为了清楚起见仅示出其中的两个，处 理器1002和1004。处理器1002和1004各可包括本地存储器控制器集线器(MCH)1006和1008， 以能实现与存储器1010和1012的通信。在一些实施例中，MCH 1006和1008可包括图1的存储 器控制器120和/或逻辑125。
[0050] 在一实施例中，处理器1002和1004可以是参照图7所讨论的处理器702中的一个。 处理器1002和1004可相应使用点对点(PtP)接口电路1016和1018、经由PtP接口 1014来交换 数据。另外，处理器1002和1004各可使用点对点接口电路1026、1028、1030和1032经由单独 PtP接口 1022和1024来与芯片组1020交换数据。芯片组1020还可例如使用PtP接口电路 1037、经由高性能图形接口 1036来与高性能图形电路1034交换数据。
[0051 ] 如图10中所示，图1的核106和/或高速缓存108的一个或多个可位于处理器1002和 1004内。但是，本发明的其他实施例可存在于图10的系统1000内的其他电路、逻辑单元或装 置中。此外，本发明的其他实施例可分布贯穿于图10中所示的若干电路、逻辑单元或装置。
[0052] 芯片组1020可使用PtP接口电路1041来与总线1040进行通信。总线1040可具有与 其通信的一个或多个装置，诸如总线桥接器1042和I/O装置1043。经由总线1044,总线桥接 器1043可与诸如键盘八鼠标1045、通信装置1046(诸如调制解调器、网络接口装置或者可与 计算机网络803进行通信的其他通信装置）、音频I/O装置和/或数据存储装置1048之类的其 他装置进行通信。数据存储装置1048(其可以是硬盘驱动器或者基于NAND闪存的固态驱动 器)可存储代码1049,其可由处理器1002和/或1004来运行。
[0053]以下示例涉及另外实施例。
[0054]示例1是控制器，其包括用于下列步骤的逻辑：识别自旋转移矩（STT)存储器的一 行中将要设置成平行状态的第一多个单元以及STT存储器的该行中将要设置成反平行状态 的第二多个单元，掩蔽对该行中的第二多个单元的写入操作，将第一多个单元设置成平行 状态，掩蔽对该行中的第一多个单元的写入操作，并且将第二多个单元设置成反平行状态。
[0055] 在示例2中，示例1的主题能够可选地包括用于下列步骤的逻辑:将第一多个单元 中的字线设置成平行状态写入电压VWR1，将第一多个单元中的选择线设置成GND电压，并且 将第一多个单元中的位线设置成正电压VDD。
[0056] 在示例3中，示例1-2的任一个的主题能够可选地包括一种布置，其中正电压VDD在 2.7伏特与5.0伏特之间测量，以及平行状态写入电压VWRl在GND伏特与-VDD/2伏特之间测 量。
[0057] 在示例4中，示例1-3的任一个的主题能够可选地包括用于下列步骤的逻辑:将第 二多个单元中的选择线设置成小于零的电压，并且将第二多个单元中的位线设置成小于零 的电压。
[0058] 在示例5中，示例1-4的任一个的主题能够可选地包括用于下列步骤的逻辑:将第 二多个单元中的字线设置成反平行状态写入电压VWR0,将第二多个单元中的选择线设置成 GND电压，并且将第二多个单元中的位线设置成负电压-VDD。
[0059] 在示例6中，示例1-5的任一个的主题能够可选地包括用于下列步骤的逻辑：负电 压-VDD在-2.7伏特与-5伏特之间测量，以及反平行状态写入电压VWRO在GND与VDD伏特之间 测量。
[0060] 在示例7中，示例1-6的任一个的主题能够可选地包括用于下列步骤的逻辑:将第 二多个单元中的选择线设置成GND电压，并且将第二多个单元中的位线设置成GND电压。
[0061] 示例8是包括至少一个自旋转移矩(STT)存储器装置的存储器；以及包括用于下列 步骤的逻辑的控制器:识别自旋转移矩(STT)存储器的一行中将要设置成平行状态的第一 多个单元以及STT存储器的该行中将要设置成反平行状态的第二多个单元，掩蔽对该行中 的第二多个单元的写入操作，将第一多个单元设置成平行状态，掩蔽对该行中的第一多个 单元的写入操作，并且将第二多个单元设置成反平行状态。
[0062] 在示例9中，示例8的主题能够可选地包括用于下列步骤的逻辑:将第一多个单元 中的字线设置成平行状态写入电压VWR1，将第一多个单元中的选择线设置成GND电压，并且 将第一多个单元中的位线设置成正电压VDD。
[0063] 在示例10中，示例8-9的任一个的主题能够可选地包括一种布置，其中正电压VDD 在2.7伏特与5.0伏特之间测量，以及平行状态写入电压VWRl在GND伏特与-VDD/2伏特之间 测量。
[0064] 在示例11中，示例8-10的任一个的主题能够可选地包括用于下列步骤的逻辑:将 第二多个单元中的选择线设置成小于零的电压，并且将第二多个单元中的位线设置成小于 零的电压。
[0065] 在示例12中，示例8-11的任一个的主题能够可选地包括用于下列步骤的逻辑:将 第二多个单元中的字线设置成反平行状态写入电压VWR0,将第二多个单元中的选择线设置 成GND电压，并且将第二多个单元中的位线设置成负电压-VDD。
[0066] 在示例13中，示例8-12的任一个的主题能够可选地包括用于下列步骤的逻辑：：负 电压-VDD在-2.7伏特与-5伏特之间测量，以及反平行状态写入电压VWRO在GND与VDD伏特之 间测量。
[0067] 在示例14中，示例8-13的任一个的主题能够可选地包括用于下列步骤的逻辑:将 第二多个单元中的选择线设置成GND电压，并且将第二多个单元中的位线设置成GND电压。 [0068]示例15是一种电子装置，其包括处理器、至少一个自旋转移矩(STT)存储器装置以 及包括用于下列步骤的逻辑的控制器:识别自旋转移矩（STT)存储器的一行中将要设置成 平行状态的第一多个单元以及STT存储器的该行中将要设置成反平行状态的第二多个单 元，掩蔽对该行中的第二多个单元的写入操作，将第一多个单元设置成平行状态，掩蔽对该 行中的第一多个单元的写入操作，并且将第二多个单元设置成反平行状态。
[0069] 在示例16中，示例15的主题能够可选地包括用于下列步骤的逻辑:将第一多个单 元中的字线设置成平行状态写入电压VWR1，将第一多个单元中的选择线设置成GND电压，并 且将第一多个单元中的位线设置成正电压VDD。
[0070] 在示例17中，示例15-16的任一个的主题能够可选地包括一种布置，其中正电压 VDD在2.7伏特与5.0伏特之间测量，以及平行状态写入电压VWRl在GND伏特与-VDD/2伏特之 间测量。
[0071] 在示例18中，示例15-17的任一个的主题能够可选地包括用于下列步骤的逻辑:将 第二多个单元中的选择线设置成小于零的电压，并且将第二多个单元中的位线设置成小于 零的电压。
[0072] 在示例19中，示例15-18的任一个的主题能够可选地包括用于下列步骤的逻辑:将 第二多个单元中的字线设置成反平行状态写入电压VWR0,将第二多个单元中的选择线设置 成GND电压，并且将第二多个单元中的位线设置成负电压-VDD。
[0073] 在示例20中，示例15-19的任一个的主题能够可选地包括用于下列步骤的逻辑:负 电压-Vdd在-2.7伏特与-5伏特之间测量，以及反平行状态写入电压VWRO在GND与VDD伏特之 间测量。
[0074] 在示例21中，示例15-20的任一个的主题能够可选地包括用于下列步骤的逻辑:将 第二多个单元中的选择线设置成GND电压，并且将第二多个单元中的位线设置成GND电压。
[0075] 示例22是一种包括非暂态计算机可读媒体中存储的逻辑指令的计算机程序产品， 逻辑指令在由控制器运行时将该控制器配置成识别自旋转移矩(STT)存储器的一行中将要 设置成平行状态的第一多个单元以及STT存储器的该行中将要设置成反平行状态的第二多 个单元，掩蔽对该行中的第二多个单元的写入操作，将第一多个单元设置成平行状态，掩蔽 对该行中的第一多个单元的写入操作，并且将第二多个单元设置成反平行状态。
[0076] 在示例23中，示例22的主题能够可选地包括用于下列步骤的逻辑:将第一多个单 元中的字线设置成平行状态写入电压VWR1，将第一多个单元中的选择线设置成GND电压，并 且将第一多个单元中的位线设置成正电压VDD。
[0077] 在示例24中，示例22-23的任一个的主题能够可选地包括一种布置，其中正电压 VDD在2.7伏特与5.0伏特之间测量，以及平行状态写入电压VWRl在GND伏特与-VDD/2伏特之 间测量。
[0078] 在示例25中，示例22-24的任一个的主题能够可选地包括用于下列步骤的逻辑:将 第二多个单元中的选择线设置成小于零的电压，并且将第二多个单元中的位线设置成小于 零的电压。
[0079] 在示例26中，示例22-25的任一个的主题能够可选地包括用于下列步骤的逻辑:将 第二多个单元中的字线设置成反平行状态写入电压VWR0,将第二多个单元中的选择线设置 成GND电压，并且将第二多个单元中的位线设置成负电压-VDD。
[0080] 在示例27中，示例22-26的任一个的主题能够可选地包括用于下列步骤的逻辑:负 电压-VDD在-2.7伏特与-5伏特之间测量，以及反平行状态写入电压VWRO在GND与VDD伏特之 间测量。
[0081] 在示例28中，示例22-27的任一个的主题能够可选地包括用于下列步骤的逻辑:将 第二多个单元中的选择线设置成GND电压，并且将第二多个单元中的位线设置成GND电压。
[0082] 在本发明的各个实施例中，本文中例如参照图I -10所讨论的操作可实现为硬件 (例如电路）、软件、固件、微码或者它们的组合，其可作为计算机程序产品来提供，例如包括 有形(例如非暂态)机器可读或计算机可读媒体，其上存储了用来将计算机编程为执行本文 所讨论过程的指令(或软件过程）。另外，术语"逻辑"通过示例的方式可包括软件、硬件或者 软件和硬件的组合。机器可读媒体可包括诸如本文所讨论的那些的存储装置。
[0083]本说明书中提到"一个实施例"或"一实施例"表示结合该实施例所述的具体特征、 结构或特性可包括在至少一个实现中。词语"在一个实施例中"在本说明书的各个位置的出 现可以是全部指相同实施例或者可以不是全部指相同实施例。
[0084] 另外，在本描述和权利要求书中，可使用术语"親合"和"连接"连同其派生。在本发 明的一些实施例中，"连接"可用来指示两个或更多元件相互直接物理或电接触。"耦合"可 表示两个或更多元件直接物理或者电接触。但是，"耦合"也可表示两个或更多元件可以不 是相互直接接触，但仍然可相互协作或交互。
[0085] 因此，虽然已经通过对结构特征和/或方法动作特定的语言来描述了本发明的实 施例，但是要理解，要求保护的主题可以并不局限于所述的特定特征或动作。特定特征和动 作而是作为实现要求保护的主题的示例形式来公开。
【主权项】
1. 一种控制器，包括用于下列步骤的逻辑： 识别自旋转移矩(STT)存储器的一行中将要设置成平行状态的第一多个单元以及所述 STT存储器的所述行中将要设置成反平行状态的第二多个单元； 掩蔽对所述行中的所述第二多个单元的写入操作； 将所述第一多个单元设置成平行状态； 掩蔽对所述行中的所述第一多个单元的写入操作；以及 将所述第二多个单元设置成反平行状态。2. 如权利要求1所述的控制器，还包括用于下列步骤的逻辑： 将所述第一多个单元中的字线设置成平行状态写入电压Vto; 将所述第一多个单元中的选择线设置成GND电压；以及 将所述第一多个单元中的位线设置成正电压Vdd。3. 如权利要求2所述的控制器，其中： 所述正电压Vm在2.7伏特与5.0伏特之间测量；以及 所述平行状态写入电压Vwri在GND伏特与-Vdd/2伏特之间测量。4. 如权利要求2所述的控制器，还包括用于下列步骤的逻辑： 将所述第二多个单元中的选择线设置成小于零的电压；以及 将所述第二多个单元中的位线设置成小于零的电压。5. 如权利要求1所述的控制器，还包括用于下列步骤的逻辑： 将所述第二多个单元中的字线设置成反平行状态写入电压Vwro; 将所述第二多个单元中的选择线设置成GND电压；以及 将所述第二多个单元中的位线设置成负电压-Vdd。6. 如权利要求5所述的控制器，其中： 所述负电压-Vm在-2.7伏特与-5伏特之间测量；以及 所述反平行状态写入电压Vwro在GND与Vdd伏特之间测量。7. 如权利要求5所述的控制器，还包括用于下列步骤的逻辑： 将所述第二多个单元中的选择线设置成GND电压；以及 将所述第二多个单元中的位线设置成GND电压。8. 一种存储器，包括： 至少一个自旋转移矩(STT)存储器装置；以及 控制器，包括用于下列步骤的逻辑： 识别自旋转移矩(STT)存储器的一行中将要设置成平行状态的第一多个单元以及所述 STT存储器的所述行中将要设置成反平行状态的第二多个单元； 掩蔽对所述行中的所述第二多个单元的写入操作； 将所述第一多个单元设置成平行状态； 掩蔽对所述行中的所述第一多个单元的写入操作；以及 将所述第二多个单元设置成反平行状态。9. 如权利要求8所述的存储器，其中，所述控制器还包括用于下列步骤的逻辑： 将所述第一多个单元中的字线设置成平行状态写入电压Vto; 将所述第一多个单元中的选择线设置成GND电压；以及 将所述第一多个单元中的位线设置成正电压Vdd。10. 如权利要求9所述的存储器，其中： 所述正电压Vm在2.7伏特与5.0伏特之间测量；以及 所述平行状态写入电压Vwri在GND伏特与-Vdd/2伏特之间测量。11. 如权利要求9所述的存储器，其中，所述控制器还包括用于下列步骤的逻辑： 将所述第二多个单元中的选择线设置成小于零的电压；以及 将所述第二多个单元中的位线设置成小于零的电压。12. 如权利要求8所述的存储器，其中，所述控制器还包括用于下列步骤的逻辑： 将所述第二多个单元中的字线设置成反平行状态写入电压Vwro; 将所述第二多个单元中的选择线设置成GND电压；以及 将所述第二多个单元中的位线设置成负电压-Vdd。13. 如权利要求12所述的存储器，其中： 所述负电压-Vm在-2.7伏特与-5伏特之间测量；以及 所述反平行状态写入电压Vwro在GND与Vdd伏特之间测量。14. 如权利要求12所述的存储器，其中，所述控制器还包括用于下列步骤的逻辑： 将所述第二多个单元中的选择线设置成GND电压；以及 将所述第二多个单元中的位线设置成GND电压。15. -种电子装置，包括： 处理器； 至少一个自旋转移矩(STT)存储器装置；以及 控制器，包括用于下列步骤的逻辑： 识别自旋转移矩(STT)存储器的一行中将要设置成平行状态的第一多个单元以及所述 STT存储器的所述行中将要设置成反平行状态的第二多个单元； 掩蔽对所述行中的所述第二多个单元的写入操作； 将所述第一多个单元设置成平行状态； 掩蔽对所述行中的所述第一多个单元的写入操作；以及 将所述第二多个单元设置成反平行状态。16. 如权利要求15所述的电子装置，其中，所述控制器还包括用于下列步骤的逻辑： 将所述第一多个单元中的字线设置成平行状态写入电压Vto; 将所述第一多个单元中的选择线设置成GND电压；以及 将所述第一多个单元中的位线设置成正电压Vdd。17. 如权利要求16所述的电子装置，其中： 所述正电压Vm在2.7伏特与5.0伏特之间测量；以及 所述平行状态写入电压Vwri在GND伏特与-Vdd/2伏特之间测量。18. 如权利要求16所述的电子装置，其中，所述控制器还包括用于下列步骤的逻辑： 将所述第二多个单元中的选择线设置成小于零的电压；以及 将所述第二多个单元中的位线设置成小于零的电压。19. 如权利要求15所述的电子装置，其中，所述控制器还包括用于下列步骤的逻辑： 将所述第二多个单元中的字线设置成反平行状态写入电压Vwro; 将所述第二多个单元中的选择线设置成GND电压；以及 将所述第二多个单元中的位线设置成负电压-Vdd。20. 如权利要求19所述的电子装置，其中： 所述负电压-Vm在-2.7伏特与-5伏特之间测量；以及 所述反平行状态写入电压Vwro在GND与Vdd伏特之间测量。21. 如权利要求19所述的电子装置，其中，所述控制器还包括用于下列步骤的逻辑： 将所述第二多个单元中的选择线设置成GND电压；以及 将所述第二多个单元中的位线设置成GND电压。22. -种包括非暂态计算机可读媒体中存储的逻辑指令的计算机程序产品，所述指令 在由控制器运行时将所述控制器配置成： 识别自旋转移矩(STT)存储器的一行中将要设置成平行状态的第一多个单元以及所述 STT存储器的所述行中将要设置成反平行状态的第二多个单元； 掩蔽对所述行中的所述第二多个单元的写入操作； 将所述第一多个单元设置成平行状态； 掩蔽对所述行中的所述第一多个单元的写入操作;并且 将所述第二多个单元设置成反平行状态。23. 如权利要求22所述的计算机程序产品，还包括非暂态计算机可读媒体中存储的逻 辑指令，所述指令在由控制器运行时将所述控制器配置成： 将所述第一多个单元中的字线设置成平行状态写入电压Vto; 将所述第一多个单元中的选择线设置成GND电压；以及 将所述第一多个单元中的位线设置成正电压Vdd。24. 如权利要求23所述的计算机程序产品，其中： 所述正电压Vm在2.7伏特与5.0伏特之间测量；以及 所述平行状态写入电压Vwri在GND伏特与-Vdd/2伏特之间测量。25. 如权利要求23所述的计算机程序产品，还包括非暂态计算机可读媒体中存储的逻 辑指令，所述指令在由控制器运行时将所述控制器配置成： 将所述第二多个单元中的选择线设置成小于零的电压；以及 将所述第二多个单元中的位线设置成小于零的电压。
【文档编号】G11C11/16GK105917410SQ201580005930
【公开日】2016年8月31日
【申请日】2015年2月2日
【发明人】H.奈米, S-L.卢, C.奥古斯丁
【申请人】英特尔公司